FIR 滤波器加速器

基于FPGA的pci总线接口设计。。。。。。。。。。。。。(FPGA-based PCI bus interface design)

这是 ；一种缓存设计的Verilog代码，使用先进先出算法。大约2000行代码，该程序包含缓存替换算法的实现。图像规则的选择，以及所有的模拟。这个设计有很多模块。此模块包含替换执行和测试平台

本代码是cache代码，采用最近最少使用算法。代码量大约1000-2000行，程序包括cache替换算法的实现。映像规则的选择，以及全部的仿真程序。

说明：  DA芯片输出控制 SPI协议 只写不读 FPGA用 verilog(DA-chip SPI protocol output control does not read write-only FPGA with verilog)

说明：  VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。(VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examples, not only for infrastructure gate design, but also more complex digital system design. These examples can be called.)

ldpc verilog code has been descripted in this program

5阶数字滤波器 使用了coregenerator产生的multiplier，这个应该是最节省资源的方式了

说明：  ftdi600 usb3.0 官方参考设计(Ftdi600 USB3.0 official reference design)

说明：  脉冲宽度调制，VHDL代码编写，包括QUARTUSII和MODELSIM工程以及testbench(Pulse width modulation, VHDL coding, including QUARTUSII and ModelSim engineering and Testbench)

说明：  基于fpga的信号发生器，通过调整按键可以生成正弦波，方波，三角波，锯齿波(Sine wave, square wave, triangular wave, sawtooth wave)