3-8译码器地简单实现--VHDL - IMDN开发者社群-imdn.cn

网站首页

于 2022-12-08 发布文件大小:109.39 kB

 0  220

下载积分: 2 下载次数: 1

我要下载

代码说明：

3-8译码器地简单实现，采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

sm4
VHDL实现国家SM4加密算法（ECB）模式 (VHDL to achieve national SM4 encryption algorithm (ECB) mode)

2020-08-12 06:58:26下载

积分：1
riscv-invicta-master
说明：有关risc-v cpu的问题,里面有一些有关cpu的设计(The problem of risc-v can be solved)

2020-07-01 23:00:02下载

积分：1
32 floating
32位元浮点CPU,用VHDL语言以类似组合语言的方式写成-32 floating-point CPU(VHDL)

2022-10-02 18:30:03下载

积分：1
verilogsram
FPGA Verilog HDL 读写SRAM(SRAM FPGA Verilog HDL to read and write)

2012-11-11 11:41:04下载

积分：1
8051的Verilog
8051的Verilog-Verilog OF 8051

2022-06-15 04:13:18下载

积分：1
QUARTUS-II
Quartus ii 入门基础仅针对初学者望各位童鞋们指导呵呵 (Quartus ii entry basis only for beginners looking to guide their children' s shoes Oh you)

2011-08-01 22:13:25下载

积分：1
project_first
说明： basys3的数字钟，可以显示00.00-59.59(Digital clock of basys3,It can display 00.00-59.59)

2019-06-18 10:37:53下载

积分：1
jiaotongdeng
交通灯通过数码管显示，几种模式可调，还可以时间可设，适合初学者入门参考学习。(LED traffic lights can be set to several modes adjustable time beginners reference ~ ~ ~)

2013-08-25 10:02:34下载

积分：1
divider
verilog HDL编写的浮点除法器，编译通过，可综合。压缩包包含三个文件。(verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.)

2011-08-29 09:12:21下载

积分：1
sin and cos with cordic VHDL
该模块采用cordic算法计算正弦和余弦，并采用参数化方式实现。；包中存在其他模块。

2022-05-25 06:14:20下载

积分：1

696516资源总数
106914会员总数
0今日下载

0 个回复

热门标签

热门下载