登录
首页 » VHDL »

于 2022-12-08 发布 文件大小:109.39 kB
0 201
下载积分: 2 下载次数: 1

代码说明:

3-8译码器地简单实现,采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BmpDecoder
    适用于Altera FPGA Nios II平台uClinux OpenCV之BmpDecoder的源码(Souce code of BmpDecoder for Altera FPGA Nios II uClinux OpenCV)
    2011-02-11 16:43:45下载
    积分:1
  • time_echo
    GPS接收机相关器中关于积分清零模块、历元计数模块、时钟模块、以及整个相关器(accumulator、epoch counter、time base、gps baseband)
    2015-08-28 23:47:56下载
    积分:1
  • EDA
    计数器的程序,eda编程用的,vhdl语言编程,大家下载看看吧(Program counter, eda programming used, vhdl programming )
    2010-12-22 20:47:02下载
    积分:1
  • dct_verilog
    用FPGA实现dct变换。verilog语言实现,在quartus9.0中验证,含整个工程(dct transform verilog language in quartus9.0 verify, with the entire project)
    2020-12-02 18:59:24下载
    积分:1
  • ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度...
    ALTERA NIOS处理器实验,QUARTUS下用VHDL编译成处理器,然后NIOS SHELL下C 语言运行。实验SRAM和DMA调度-Altera NIOS processor experiments QUARTUS using VHDL compiler into processor, then NIOS SHELL C language runtime. Experimental SRAM and DMA Scheduling
    2022-11-04 14:25:03下载
    积分:1
  • 基于无源蜂鸣器和矩阵按键的电子琴系统设计
    基于无源蜂鸣器和矩阵按键的电子琴系统设计(design of Electronic Piano System Based on Passive Buzzer and Matrix Key)
    2020-06-21 01:20:08下载
    积分:1
  • 七人表决器
    七人表决器,当有四人或四人以上的人同意是,表决通过。每个裁判控制一个开关,高电平表同意,在quartusII上用全加器来实现,当表决通过时,实验箱上的LED灯亮
    2022-02-03 05:43:46下载
    积分:1
  • 加法器的VHDL实现
    本资源包括了加法器的VHDL代码实现,供大家学习。
    2022-11-01 21:40:03下载
    积分:1
  • DDS_DAC_Output
    本工程使用A7系列FPGA产生DDS,用DAC0832进行正弦电压输出(In this project, A7 series FPGA is used to generate DDS, and DAC0832 is used for sinusoidal voltage output)
    2019-05-06 10:05:10下载
    积分:1
  • vivado2019d1license
    说明:  vivado的license ,可以用在2019.1,2019.2,在win10 64bit上已检验过.(It can used in vivado2019.1,2019.2)
    2020-03-21 17:15:21下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载