ripple carry adder

DDS波形生成器verilog语言书写（FPGA型号cy4以上）(DDS generate verilog)

des code source vhdl sur fpga

说明：  实现AHB转SRAM接口实现，支持猝发，零等待延迟(Implementation of AHB to SRAM Interface)

说明：  access must be conf urr arr

EKG SIGNAL PROCESSING THROUGH CORDIC

1、verilog语言2、实现了秒表功能，且带有记忆功能。该秒表可以用于计时，且有复位、暂停和开始按钮；    开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮，一个是暂停后秒表继续走，    另一个是暂停后秒表不走。3、开发环境：Altera-quartus

异步fifo，实现的方法是MSB，满足慢时钟域到跨时钟域的数据传输，也满足快时钟域到慢时钟域的数据传输。

本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典，对基于SOPC开发的FPGA初学者有很大帮助。(The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.)

vhdl 实现fpga 闪灯控制 流水线闪灯 还用signalTAP进行检测，给初学者参考(vhdl fpga flash control lines to achieve flash is also used signalTAP testing, to advanced users)

本文件给出了基于VHDL语言的VGA图像显示程序及其工程问件。(This document is presented based on VHDL language VGA image display program and the project asked the pieces.)