登录
首页 » Verilog » ripple carry adder

ripple carry adder

于 2022-11-17 发布 文件大小:236.43 kB
0 159
下载积分: 2 下载次数: 1

代码说明:

这是xilix项目。它是纹波进位加法器的通用代码,其测试平台也是它们的核心。它有最小的延迟。已检查。它工作正常。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS波形发生器
    DDS波形生成器verilog语言书写(FPGA型号cy4以上)(DDS generate verilog)
    2017-07-17 22:25:11下载
    积分:1
  • lab12_design_files
    des code source vhdl sur fpga
    2016-03-29 08:09:05下载
    积分:1
  • AHB_SRAM
    说明:  实现AHB转SRAM接口实现,支持猝发,零等待延迟(Implementation of AHB to SRAM Interface)
    2019-04-28 11:41:48下载
    积分:1
  • Риторика_Зачетная работа
    说明:  access must be conf urr arr
    2019-05-29 20:23:53下载
    积分:1
  • codes
    EKG SIGNAL PROCESSING THROUGH CORDIC
    2013-09-29 01:46:17下载
    积分:1
  • DE2板实现的带有记忆功能的秒表
    1、verilog语言2、实现了秒表功能,且带有记忆功能。该秒表可以用于计时,且有复位、暂停和开始按钮;    开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮,一个是暂停后秒表继续走,    另一个是暂停后秒表不走。3、开发环境:Altera-quartus
    2022-07-13 06:36:45下载
    积分:1
  • 异步fifo_MSB
    异步fifo,实现的方法是MSB,满足慢时钟域到跨时钟域的数据传输,也满足快时钟域到慢时钟域的数据传输。
    2022-11-21 12:00:03下载
    积分:1
  • Nios_II_uCOS
    本源码为Nios II的开发示例,主要演示基于Nios II的uCOS的移植。开发环境QuartusII。 本示例十分经典,对基于SOPC开发的FPGA初学者有很大帮助。(The source code for the Nios II development of examples, mainly based on the Nios II shows the uCOS transplant. Development environment QuartusII. This example is very classic, FPGA-based SOPC development of great help for beginners.)
    2009-12-18 14:08:40下载
    积分:1
  • LEDtest
    vhdl 实现fpga 闪灯控制 流水线闪灯 还用signalTAP进行检测,给初学者参考(vhdl fpga flash control lines to achieve flash is also used signalTAP testing, to advanced users)
    2010-06-10 16:27:57下载
    积分:1
  • VGA-VHDL-Design
    本文件给出了基于VHDL语言的VGA图像显示程序及其工程问件。(This document is presented based on VHDL language VGA image display program and the project asked the pieces.)
    2010-06-19 11:35:12下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载