基于Nios II checksum利用 altera的验证C2H accelerator的系统-Cyclone II

以太网的FPGA程序实现以太网的FPGA程序实现以太网的FPGA程序实现(enternet verilog fpga)

我们按照应用的需求来定义计算机，本文介绍一个非常简单的CPU的设计，它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte，其中1byte=8bits。所以这个CPU就有6位的地址线A[5：0]，和8位的数据线D[7：0]。 　　我们仅定义一个通用寄存器AC（8bits寄存器），它仅仅执行4条指令如下： 　　Instruction 　　Instruction Code 　　Operation 　　ADD 　　00AAAAAA 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

这是一个学习verilog HDL的好资料，适合于初学者，讲解详细，从浅入深，学好这个语言，是学习硬件描述语言的好东西，好资料！

sdram FPGA verilog设计  有源码有设计文档

关于LDPC解码的verilog程序，包含设计代码和验证环境(LDPC decoding on verilog procedures, including the design code and verification environment)

蒙特卡洛仿真图 这个程序对2psk信号进行仿真 前提是把信号能量归一化了 (This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment. intends )

G.729 basic_ops 是第一节和随后的代码将会上载时开发。

2011年 电赛 E题 简易数字信号传输性能分析仪FPGA信号发生部分 包括m序列，伪随机序列，曼彻斯特编码 程序 和单片机部分程序(2011 CEC E title simple digital signal transmission performance analyzer FPGA signal part of the program and single-chip part of the program)

使用verilog语言设计的512位RSA加密处理器代码，保护测试模块。 设计的代码简单易懂，适合学习FPGA的新手查阅。 代码已经经过FPGA板上测试通过，保证可以运行。

用Verilog实现汉明码编码，经测试可正确使用，代码简洁(Verilog with Hamming code encoding, the test can be used correctly, the code is simple)