512位RSA加密处理器模块，采用verilog语言设计

ISE环境下Verilog编程实现机械按键去抖(ISE Verilog programming environment under mechanical debounces)

SCAS `89 基准电路下载，包括Verilog和VHDL格式。verilog格式30个文件：包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)

说明：  按键消抖,避免按键抖动造成信号误触发，增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)

应用背景PCI的Verilog RTL代码，应用程序，台，lib，SIM卡，SYN（PCI数据文件，数据表，设计文档，并规范）关键技术总线，异步复位触发器，（地址）解码器，FIFO，框架，寄存器，桥，多路复用器，主/从，奇偶校验，RAM，同步器，时间刻度，

用Verilog语言实现汉明编码，很粗燥，是大三的时候做的(With the Verilog language Hamming code, it is rough dry, a junior at the time to do)

字长可以简单调整，即可实现任意字长UART通讯(The word length can be simply adjusted to achieve any word length UART communication.)

基于FPGA的位同步算法的verilog实现(Verilog implementation of synchronization algorithm)

说明：  用FPGA进行等精度频率和相位差测量的程序，本程序是在EPEC6Q240C8下的程序(Carried out with the FPGA such as the frequency and phase measurement precision of the procedure, this procedure was the procedure under the EPEC6Q240C8)

This is a simple verilog code for stopwatch undre xlinx ISE webpack based for NEXYS3 board.

基于Verilog语言的8位数据32位校验码，本模块以一次读取256个数据为例，循环产生32位校验码，对数据进行校验，反校验时，读取校验256位数据后在对产生的32位校验码取反校验，会产生一个32位crc校验的固定数据