CORDIC，求正弦和余弦算法

应用背景在工业控制和信息通信中，i2c、usb、mac等通信技术是很频繁的通信手段，代码的好坏决定通信的是否良好，决定产品的性能。关键技术基于fpga、使用verilog语言、FPGA数字电子系统设计与开发实例导航的所有例程，包括mac、usb、i2c等，是很好的参考例子。

  1.     蜂鸣器实验 （1）    频率设定 音乐来自震动，为了区别音调，需要有不同的震动频率。制作一个最底层的变频器，依据传入的分频值从100MHZ分频至相应音调的震动频率，将这一震荡信号接到蜂鸣器。 为了标志低中高

RS编码器在fpga上的实现，用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)

它提供的源代码 32 点 fft 算法使用 verilog 以及描述了蝶形运算单元使用进位看 aheaada 加法器使用行为的描述上的 32 位和 32 位乘法器的乘数。

用verilog实现对三个16位数进行相加乘法器(Three 16-digit sum of the multiplier Verilog)

VHDL实现简单打地鼠游戏机，北邮数电实验(VHDL simple playing hamster games, BUPT number of electric experiment)

FPGA代码，包含地址译码模块、16位锁存器、AD片选、死区及滤除窄脉冲、过流和短路保护、解除脉冲封锁模块、PWM模块、PWM选择 (FPGA code, including the address decoder module 16 latches, AD chip select, filter out the dead and narrow pulse, overcurrent and short circuit protection, lifting the blockade pulse module, PWM module, PWM selection)

PLL 锁相环verilog程序 可以直接使用(The PLL can be used directly good use)

offset_cancellation code for matlab to hdl

verilog实现计时器timer，可直接用于芯片开发中。(verilog achieve timer, it can be directly used for chip development.)