登录
首页 » Verilog » 全功能I2C接口

全功能I2C接口

于 2022-11-14 发布 文件大小:2.73 kB
0 183
下载积分: 2 下载次数: 1

代码说明:

软件操作I2C的过程如下: 1)      配置要控制器输出的字节内容(地址0xC0~0xD5)。如写命令:{7位地址+RW位}{命令字}{长度(LGTH)}{命令数据}{check}。注意,40G光模块要求的最后校验字节需要软件计算好。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BaseLine1
    this is an peak detection alguritm,in this matlab code u can clean base line noise to have clear ECG signal
    2012-12-12 00:58:21下载
    积分:1
  • scia_loopback_interrupts
    TI F28027 SCI 源码,中断,FIFO,LoopBack使能(TI F28027 SCI source code, interrupt, FIFO and Loopback enalbe)
    2020-11-18 15:29:40下载
    积分:1
  • the-verilog-code-of-can-usb-i2c
    CAN总线,I2C,USB等的FPGA实现源码(CAN bus, I2C, USB, etc. FPGA implementation source)
    2012-12-15 01:25:33下载
    积分:1
  • 实现流水线的2D-DCT的MPEG压缩
    二维DCT将N个块×N个像素从空间域变换到频域。在压缩之前,在存储器中的图像数据被分成多个块。每个块由8×8个像素。图。图2示出了在所得到的系数块中,左上角的系数表示直流成分或像素块的平均亮度。移动到右边的系数代表高增长水平空间频率。向下移动时,系数代表增加垂直空间频率。在右下角的系数代表最高的对角频率。由于其在图像压缩的优势,是一个有趣的研究课题,邀请许多研究人员,以及其他参加。这样可以使DCT的许多算法的开发。
    2023-04-22 10:45:04下载
    积分:1
  • ram2fifo
    异步fifo实现,通过双口ram实现异步fifo(Asynchronous FIFO implementation, through dual port RAM to achieve asynchronous FIFO)
    2018-09-21 09:25:35下载
    积分:1
  • verilog实现基于i2s协议接口 i2s_interface
    verilog实现基于i2s协议接口,在fpga上验证通过。(Verilog implements the interface based on I2S protocol and verifies it on fpga.)
    2017-11-05 17:26:39下载
    积分:1
  • coverlater
    本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码,能够成功地编译和仿真。(This procedure is in circumstances Quartus7.2 compile a simple (2,1,3) convolutional code, can successfully compile and simulation.)
    2021-03-13 20:49:24下载
    积分:1
  • gtx_aurora_zc706_example
    Aurora 8B/10B协议是Xilinx公司针对高速传输开发的一种可裁剪的轻量级链路层协议,通过一条或多条串行链路实现两设备间的数据传输。协议Aurora协议可以支持流和帧两种数据传输模式,以及全双工、单工等数据通信方式。(The Aurora 8B / 10B protocol is a tailor-made lightweight link layer protocol developed by Xilinx for high-speed transmission that enables data transfer between two devices over one or more serial links. Protocol Aurora protocol can support two data transfer modes, stream and frame, as well as full-duplex, simplex and other data communications.)
    2018-01-23 08:53:37下载
    积分:1
  • 用Verilog实现的中值滤波代码
    在ISE下的中值滤波代码,采用的Verilog HDL语言,已经验证通过,方法简单,适合初学者使用,欢迎改进交流。。。。。。。。。。
    2023-05-17 13:00:03下载
    积分:1
  • Case-statement-described-4-1-Mux
    用case 语句描述的4 选1 Mux 源码程序,好用(-4 with a case statement described 1 Mux source program, easy to use)
    2012-10-21 09:47:32下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载