基于xc5vlx110t的硬件测试程序

nios学习资料，fpga调用外部sdram实例，值得初学者下载。(nios learning materials, fpga call external sdram instance, it is worth beginners to download.)

基于查找表的DDS的Verilog实现，分为相位累加器模块、ROM模块和顶层DDS模块(Verilog implementation of DDS based on lookup table)

说明：  有关risc-v cpu的问题,里面有一些有关cpu的设计(The problem of risc-v can be solved)

48阶FIR设计，采用VHDL语言描述，门级映射……(48-oders FIR design with VHDL language and gate level)

说明：  使用vivado和Xilinx开发板实现抢答器，开发板为Xilinx Artix-7(Using vivado and Xilinx development board to achieve the responder, the development board is Xilinx artix-7)

" 时间刻度 1ns/1ns //Round 罗宾没有抢占 模块 roundrb2 （reset_n，赤  角，必需，授予） ； 输入的 reset_n，赤  角 ； 输入 [4:0] 必需 ； 输出 [4:0] 补助金 ； reg [4:0] 格兰特 = 4"b0000 ； reg [7:0] 的状态 ；

MATLAB to HDL Code conversion

基于stm32开发平台的，模拟ad采样程序设计，可直接下载使用(stm32 zhijiexiazaishiyong)

IIR数字低通滤波器的测试文件，导入txt文本作为滤波器的输入，导出滤波器的输出结果并保存至txt文本。

基于DDS的BPSK调制器设计Verilog源码( U57FA u4E8.08 u868)