网站首页

是用于pci开发的核，可以将硬件的信息映射到然间上来节省出开发人员用于了解硬件的时间...

于 2022-01-26 发布文件大小:4.52 MB

 0  132

下载积分: 2 下载次数: 1

我要下载

代码说明：

是用于pci开发的核，可以将硬件的信息映射到然间上来节省出开发人员用于了解硬件的时间 -Pci developed for nuclear, hardware information can be mapped to the inter-ran up to save the developers time to understand the hardware

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

xlj
说明： ilx554b型号CCD积分时间程序的设计，包括两座控制信号(program for ilx554b,the driver include two parts single)

2010-04-13 00:57:00下载

积分：1
verilog program for real time clock.. select the .v file to view the code.
verilog program for real time clock.. select the .v file to view the code.

2022-01-26 07:14:23下载

积分：1
Driver-for--Agilent
本程序用以驱动安捷伦频谱仪和脉冲信号发生器，以产生格雷码波形。(It is aim to driver the PSG and ESA to generate Golay.)

2013-01-17 15:28:20下载

积分：1
jjiaotongdeng
实现fpga上交通灯的设计，可以在开发板上实现红绿灯(Design of traffic lights on FPGA)

2018-08-28 16:42:27下载

积分：1
tpc_vhd
完整的TPC编译码VHDL程序，直接就可以运行(TPC encoder and decoder)

2020-11-21 15:29:36下载

积分：1
一个具有同步置，异步清零的D触发器Verilog作业
设计一个具有同步置1，异步清零的D触发器。设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset. Design a counter like 74LS160.)

2020-06-27 00:40:01下载

积分：1
med01-165
median filter details

2011-01-30 18:29:06下载

积分：1
一个可用的很不错的DDS 频率合成程序，用VHDL语言编写
一个可用的很不错的DDS 频率合成程序，用VHDL语言编写-Available is a good DDS frequency synthesis procedures, using VHDL language

2022-11-29 23:55:03下载

积分：1
Classic_Manual_Verilog_programming_language
Verilog编程语言经典手册Classic Manual Verilog programming language(Verilog programming language classic manual Classic Manual Verilog programming language)

2010-07-30 09:31:49下载

积分：1
[verilog]dcfifo_256x32
双时钟域FIFO(This is self-defined Dual-Clock FIFO, using logic lut resources. Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y)

2017-05-10 13:25:41下载

积分：1

696516资源总数
106914会员总数
0今日下载

是用于pci开发的核，可以将硬件的信息映射到然间上来节省出开发人员用于了解硬件的时间...

0 个回复

热门标签

热门下载

是用于pci开发的核，可以将硬件的信息映射到然间上来 节省出开发人员用于了解硬件的时间...

0 个回复

热门标签

热门下载

是用于pci开发的核，可以将硬件的信息映射到然间上来节省出开发人员用于了解硬件的时间...