pwm virterbi 译码器

HDB3的VHDL语言描述，注释在文件内(HDB3 source code in VHDL)

交通灯 通过测试 有测试文件，其中timer_test.v为测试文件，可用于modelsim仿真测试用，timer.v为分频模块，可调节分频常数以适应不同的时钟频率，使输出时钟频率达到1Hz。light.v为交通灯控制灯的亮灭信号，digitron.v为交通灯数码管控制倒计时模块。整个交通灯为四相模式，有左转，倒计时为四个路口的。希望对共同学习verilog的同学有帮助！

USB转RS232RSTTLRS485FT232+SP213串口的原理图AD画的(USB to RS232RSTTLRS485FT232+SP213 serial port schematic AD drawing)

40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )

USB Blaster full production data

qpsk的fpga实现，包含调制和解调部分，使用verilog语言(FPGA implementation of QPSK)

利用Cadence Allegro PCB SI进行SI仿真分析(Performed using the Cadence Allegro PCB SI SI simulation analysis)

在黑金AX7103板子上（A7）实现的demo工程中，存在一些bug。给与修正

说明：  CPU课程设计要求以FPGA开发平台为例，分析 CPU 设计的流程与仿真。 本次开发使用的硬件描述语言是 Verilog 语言，使用的指令系统是一个以 MIPS 指令集为子集的指令系统，共 22 条指令，所用的设计仿真软件Modelsim。(CPU curriculum design requires FPGA development platform as an example to analyze the process and Simulation of CPU design. The hardware description language used in this development is Verilog language, and the instruction system used is an instruction system with MIPS instruction set as a subset, with 22 instructions in total. The design simulation software Modelsim is used.)

利用FPGA硬件编程语言Verilog实现USB通信开发(Realization of USB communication development by using FPGA hardware programming language Verilog)