登录
首页 » Verilog » pwm virterbi 译码器

pwm virterbi 译码器

于 2022-11-02 发布 文件大小:1.07 MB
0 234
下载积分: 2 下载次数: 2

代码说明:

维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 (例如,Fano 算法)。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 < = 10,但值 k = 15 都在实践中使用。由安德鲁 J 制定并发表论文汇刊信息理论、 IT-13 卷,第 260-269 页"错误边界为卷积码和渐近最优解码算法",在 1967 年 4 月,维特比译码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的lcd1202驱动
    总4个模块。lcd_test顶层调用矩阵和lcd_1602,lcd_diver是写时序,lcd_ctrl是初始化及用户模式(即正常工作状态:发指令;数据和位置)。key_board矩阵驱动,已经过版级验证即按相应按键能在lcd上显示。
    2022-09-13 18:30:04下载
    积分:1
  • ahb2wishbone_latest.tar
    AHB to wishbone bridge verilog
    2018-03-06 00:27:11下载
    积分:1
  • SASX
    Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
    2020-06-24 11:40:02下载
    积分:1
  • verilog code of counter with clock divider for fpga implementation
    带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的,完全可以合成,可以在FPGA上实现;
    2022-10-05 15:10:03下载
    积分:1
  • SDRAM
    说明:  SDRAM的驱动程序,主要是对SDRAM各类状态进行驱动,有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)
    2020-06-23 01:40:02下载
    积分:1
  • FPGA基于verilog语言的pll数字锁相环
    应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
    2022-02-02 05:35:33下载
    积分:1
  • 基于Xilinx FPGA的OFDM通信系统基带设计
    说明:  使用ISE软件实现OFDM通信系统的框架搭建,完成上板前的仿真工作(Realization of OFDM communication system with ISE software)
    2019-03-28 10:21:02下载
    积分:1
  • simwindfarm-v1.0
    GFHGFHGFH DFHFDHD GHDHFDHHFD DFHFDHDF
    2021-04-11 22:08:57下载
    积分:1
  • FFT
    很好的fft学习程序感兴趣的同学可以看哈,下载一下。(it is very good )
    2012-04-04 16:00:42下载
    积分:1
  • rdf0244-zc706-pcie-c-2015-4
    利用FPGA开发板的PCIE接口实现数据的传输和发送。(Using the PCIE interface of FPGA development board to realize data transmission and transmission.)
    2018-08-08 16:56:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载