华为 典型verilog 程序设计 大全

VIP FPGA板的配套例子，这个是VGA格式lcd液晶屏幕显示用。(VIP board supporting example of this is the VGA format PREVIEW.)

文件名：lcd1602lib.h 内　容：1602液晶的控制端口、数据端口和相关操作(The file name: lcd1602lib. H * inside let: 1602 LCD control port, data port and related operations )

用FPGA verilog hdl模拟类I2C通信

基于tus5000评估板的VHDL源代码，用于超声波检测，xinlinx提供的(Based on the VHDL source code tus5000 uation board, used in ultrasonic testing, xinlinx provide)

多个MATLAB设计滤波器的方法程序以及图形实现(number MATLAB filter design methods and procedures and Graphics)

32位乘以32位乘法器，由datapath 和控制中心组成，输出64位结果(32bits by 32 bits multiplier )

应用背景 可用于FIR滤波器的设计，移植性强。现在有代码是根据xilinx V4的硬件做的。可很方便的进行小的改动，去适应其它公司或版本的硬件IP核。不做改动也没问题。应该不用综合到IP core以外的逻辑中去。 关键技术 完全与xilinx的V4的DSP48硬件资料相同，比用IP generate产生的IPcore的好处就是可以随便换到其它芯片的代码中，甚至是altera的芯片中，也能编译通过。并且，对于乘法累加器不了解的筒子可以做个参考！

说明：  阿尔泰PCI8664的采集卡labview程序(PCI8664，labview，programm)

中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)

一种基于CPRI标准的WCDMA NoddeB射频光纤拉远接口FPGA设计.pdf (CPRI compliant the WCDMA NoddeB RF fiber pull far from the interface of the FPGA design. Pdf)