华为 典型verilog 程序设计 大全

数字时钟，可以实现(1) 显示日期功能（年、月、日、时、分、秒以及） (2) 可通过按键切换年、月、日及时、分、秒的显示状态 (3) 可随时调校年、月、日或时、分、秒 (4) 可每次增减一进行时间调节 (5) 可动态完整显示年份，实现真正的万年历显示 (6) 可显示温度 (Digital clock, can be achieved (1) the date function (year, month, day, hour, minute, seconds as well) (2) through the key switch the year, month, day in a timely manner, minute, second display state (3) at any time adjust the year, month, day or time, minutes, seconds (4) can be added or deleted, a time adjustment (5) can be dynamically complete display Year, the real calendar display (6) to display temperature)

自己在ISE下用VHDL写的UART，简单，易懂(in ISE using VHDL was the UART, simple, understandable)

QPSK调制下的（5,7）卷积码的编码和维特比译码与BPSK调制下（5,7）卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)

描述

该部分实现了百兆MAC的数据的收发功能，可直接连接MII接口的PHY芯片，进行通信，设计是基于国半的DP83849双口PHY进行开发，并进行过大量实例测试；应用中有问题可随时联系

this is the vhdl code for the arithmetic logic unit.enjoy!

实现矩阵相乘，即点积运算，为VERILOG语言。可以根据自己的需要改变维数，采用了流水线的结构-Achieve matrix multiplication, ie dot product operations, for VERILOG language. You can change the dimension according to their needs, using a pipeline structure

这个是我自己写的LCD1602的代码，经过测试可以再LCD1602上正常运行，由于自己的板子是4线制的，所以通过4线制来通信，对于知道8线数据位编程的同学，不妨试试4线数据位怎么编写

16输入校验节点更新单元，实现分离、分类、比较，最终输出与端口对应的最小值(即除去自身以外的最小值)。内附仿真结果图，供大家理解。

da6578的IIc时序驱动verilog，次代码仿真验证通过，有需要的同志可以下载下来参考，同时需要IIC时序的操作，也可以下载下来进行参考来做一些相应的接口时序来完成你们对应的工作。