Altera 基础篇公司书籍源码

Verilog实现数据映射，解决CPM调制中的比特流向符号的转化(Implement of data mapping with Verilog)

this code to input 8 different data and make them out sequentialy

VHDL源代码包-VHDL source code

本文以FPGA为硬件平台，基于EDA工具QUARTUSⅡ为软件平台上对HDB3编/译码进行实现。由于在EDA的软件平台QUARTUSⅡ上不能处理双极性的信号，因此对HDB3码的编/译码的实现分为：软件部分和硬件部分。软件部分是基于QUARTUSⅡ的平台上对输入的码元进行编码和译码，通过系统仿真，验证了HDB3码的编译码的正确性；硬件部分采用CD74HC4052双四选一的数模选择器实现单极性到双极性的转换；采用AD790和SE5539实现双极性到单极性的转换。最后，通过仿真，验证了方案的正确性。

Module for filtering input digital signal

此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)

PCI总线仲裁参考设计，Quicklogic提供的verilog代码-PCI bus arbitration reference design, pioneered the Verilog code

（1）MTI （2）用FFT实现MTD （3）用FIR滤波器实现MTD ((1) MTI (2) using FFT realization MTD (3) with the FIR filter implementation MTD)

功能指标：1.完成对货物信息的存储、进程控制、钱币处理、余额计算和显示功能2.当总币值等于顾客需要的商品单价时，机器送出需要的商品；若总币值大于顾客需要的商品单价时，机器除提供所需商品外，并将余币退出；若总币值小于顾客需要的商品单价时，机器退出顾客投入的硬币。3.有重新开始（即取消交易）按钮，使整个系统恢复到初始状态。4.在一次投币只能购买一件货品的基础上，扩展为可以一次投币购买多种商品（在余额足够的情况下）。技术指标：1.假设自动售货机能够销售 4 种商品，初始数量设为 5 个，4 种商品的价格分别为 1 元、2 元、3 元和 4 元，允许投入 1 元、5 角。2.购买商品时投币时间有限制，不得超过 30 秒，在时间到后，自动售货机按不足钱数处理，退还全部硬币（1 元、5 角）。3.能够通过数码管显示投入的钱币的余额。4.每种销售的商品，数量和价格可以进行更改。4.在用数码管显示余额的基础上，增加显示四种商品的价格数量。

super fast debounce button on vhdl, xilinx xc