视频编解码lamda计算

Verilog reference book

fpga串口收发完整程序，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)

基于用户自定义模块的实时时钟的设计；Qsys硬件设计；(Custom real-time clock module-based design Qsys hardware design )

A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation 含Verilog源代码以及设计文档 本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码，当然有一些模块是在quartus中直接编辑波形测试的，所以没有响应的测试脚本文件。 tri_state_port的测试还未完成，test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务 其中有三篇文档： PIC10_RISC_Design.pdf:原文（verilog代码基本都来自原文，对一部分进行了改进），这篇文章写得非常好 PIC10F200_单片机IP核的实现.pdf:对上面的文章结合自己的实验过程进行了翻译和改写，给大家参考 PIC10F:PIC10系列单片机的手册

说明：  BUS documentation and map reffereces

CPLD imlementation of I2C BUS Controller. The description has been made by VHDL

根据计算机原理与设计进行设计，完整的单周期cpu，已经仿真完成

说明：  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)

基于CPLD的交通灯控制，完成交通灯的功能，校错能力(CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity)

实现QPSK系统的调制解调仿真，基带成形滤波器采用升余弦滚降滤波器，将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)