-
03-verilog-11
Verilog reference book
- 2015-02-06 09:03:48下载
- 积分:1
-
uart
fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
- 2020-06-20 17:00:02下载
- 积分:1
-
clock_gyc_system
基于用户自定义模块的实时时钟的设计;Qsys硬件设计;(Custom real-time clock module-based design Qsys hardware design )
- 2020-12-23 09:19:08下载
- 积分:1
-
A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation
A Microchip PIC-Compatible RISC CPU IP Core Design and Verilog Implementation
含Verilog源代码以及设计文档
本文件夹里面的是实现pic10 CPU的全部verilog代码以及相应的测试脚本代码,当然有一些模块是在quartus中直接编辑波形测试的,所以没有响应的测试脚本文件。
tri_state_port的测试还未完成,test_pic10_status_reg.vt和test_pic10_tri_state_port2.vt都没有完成测试任务
其中有三篇文档:
PIC10_RISC_Design.pdf:原文(verilog代码基本都来自原文,对一部分进行了改进),这篇文章写得非常好
PIC10F200_单片机IP核的实现.pdf:对上面的文章结合自己的实验过程进行了翻译和改写,给大家参考
PIC10F:PIC10系列单片机的手册
- 2022-01-25 19:42:36下载
- 积分:1
-
8_BUS
说明: BUS documentation and map reffereces
- 2020-06-25 19:40:02下载
- 积分:1
-
VHDL_i2cs_rx_CPLD
CPLD imlementation of I2C BUS Controller.
The description has been made by VHDL
- 2012-08-20 14:30:18下载
- 积分:1
-
单周期cpu
根据计算机原理与设计进行设计,完整的单周期cpu,已经仿真完成
- 2022-02-16 08:50:05下载
- 积分:1
-
01_基于ZYNQ的FPGA基础入门
说明: VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
- 2020-06-17 12:00:01下载
- 积分:1
-
jiaotongdeng
基于CPLD的交通灯控制,完成交通灯的功能,校错能力(CPLD-based control of traffic lights, traffic lights to complete the function, the school was wrong capacity)
- 2010-10-08 23:12:11下载
- 积分:1
-
QPSK_System
实现QPSK系统的调制解调仿真,基带成形滤波器采用升余弦滚降滤波器,将仿真的误码率与理论误码率作了比较(Implement QPSK modulation and demodulation simulation system, the baseband shaping filter using Raised Cosine filter will BER simulation were compared with the theoretical BER)
- 2020-12-22 15:39:07下载
- 积分:1