9. For the key to enter a password lock, assuming that reset after the seven lam...

uart发射机Verilog HDL代码(Verilog HDL code uart transmitter)

7对于进入密码锁的按键，假设复位后七个灯显示" 0"，而使用sw5、sw6 2，则只要按下并松开sw5后七个灯就显示" 5"，而只要按下并松开sw6，七个灯就正确显示值" 6

Flappy bird是一个相当有名的游戏，由越南的开发者 — —MrDong H.Nguyen iOSand Android 平台上。用简单的但是非常太有趣了，它只是吸引了数以百万计世界各地的人们下载和玩了。它具有最佳免费应用程序的应用商店和播放存储由的节拍 1 号2014 年 1 月。在这个游戏中，玩家必须尝试到一只鸟飞，避免管道的控件。核战鸟直通管 player‟s 得分将由一个折痕。试着控制只鸟飞过来，只要你可以，你可以得到分别奖牌与你的分数。这个游戏的 facinasting 的启发，决定尝试到的 we‟re 创造了这个游戏用 vhdl 实现的 DE1 板。We‟ll 有一些不同的想法比较原始医管局东的版本。We‟re 希望我们的努力将使游戏更多的乐趣和更多的挑战也

基于FPGA的双通道旋转变压器测角系统硬件设计，分析的比较清楚。(FPGA based dual channel rotary transformer angle measurement system hardware design, analysis of the relatively clear.)

利用IIC接口的4路 ADC max1037，采集思路信号，通过在FPGA内部的构建DeltaSigma DAC软核，在VGA液晶显示屏上显示波形。 (IIC interface 4-way ADC max1037, collecting ideas signal the FPGA internal build DeltaSigma DAC soft-core VGA LCD display waveforms.)

用verilog实现endat2_1驱动,并用signalTap捕捉信号。(Using verilog achieve endat2_1 drive and use signalTap capture signal.)

modelsim crack versin 6

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language

本文件包括整个基于QuartusII实现的抢答器模块，其下包括各个分模块，实现效果较不错。                                                                                                                                                            

RS码的FPGA实现，verilog语言形式，好参考资料(FPGA realization of RS code, verilog language form, a good reference)