-
犯错
KX_DVP3F型FPGA应用板/开发板(全套)包括:
CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。
RS232串行接口;VGA视频口
高速SRAM 512KB。可用于语音处理,NiosII运行等。
配置Flash EPCS2, 10万次烧写周期 。
isp单片机T89S8253:MCS51兼容单片机,12KB在系统可编程Flash ROM,10万次烧
写周期;2KB在系统可编程EEPROM,10万次烧写周期;2.7V-5.5V工作电压;0-24MHz
工作时钟;
2数码管显示器、20MHz时钟源(可通过FPGA中的锁相环倍频);
液晶显示屏(20字X4行);
工作电源5V、3.3V、1.2V混合电压源,良好电磁兼容性主板。
配套示例程序、资料、编程软件光盘等。
4X4键盘,4普通按键,8可锁按键,8发光管
BlasterMV编程下载器和并口通信线,可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序-err
- 2022-02-10 08:39:49下载
- 积分:1
-
MTKhardwaretraing
MTK平台硬件培训MTK平台硬件培训MTK平台 GSM双频手机接收信号
处理流程MTK平台 GSM双频手机接收信号
处理流程
(MTK platform hardware training platform hardware training MTK MTK GSM dual-band mobile phone platform to receive the signal processing)
- 2010-08-05 00:12:33下载
- 积分:1
-
xds100v3r2.0
TI DSP XDS100V3仿真器原理图Rev2.0(TI DSP XDS100V3 schematic Rev2.0)
- 2013-01-27 00:44:06下载
- 积分:1
-
层合板刚度
层合板的刚度的计算和验算,包括拉伸刚度A、弯曲刚度D以及耦合刚度B。
首先要给定层合板的各个参数,具体有:层合板的层数N;各单层的弹性常数E1、E2、 、G12;各单层对应的厚度;各单层对应的主方向夹角 。(The stiffness of laminated plates is calculated and checked, including tensile stiffness, A, flexural stiffness, D and coupling stiffness B. First of all, it is necessary to give the parameters of laminated plates, such as the number of plies N, the elastic constants of each layer, E1, E2, and G12, the thickness of each monolayer, and the angle of the main direction corresponding to each single layer.)
- 2021-01-18 09:28:43下载
- 积分:1
-
Xilinx 的DDR SDRAM控制器,用Verilog HDL描述
Xilinx 的DDR SDRAM控制器,用Verilog HDL描述-
A DDR SDRAM contraller sample descripte in Verilog HDL ,base on Xilinx FPGA
- 2022-08-12 17:31:12下载
- 积分:1
-
FPGA verilog代码
说明: 数电实验FPGA verilog代码,包括秒表、全加器、半加器等。(FPGA Verilog code for digital experiment)
- 2020-04-29 11:16:05下载
- 积分:1
-
Sequence Detection VHDL source code, ATERA platform compile. Report detailed des...
序列检测VHDL源代码,ATERA平台编译。详细的报表说明和模拟源代码。
- 2022-10-18 04:30:03下载
- 积分:1
-
I2C_CSDN
说明: verilog 编写的I2C程序,控制D/A的(I2C program written by Verilog to control D/A)
- 2020-06-18 21:20:02下载
- 积分:1
-
shuzishizhong
这是基于verilog hdl的数字时钟源代码,能够实现时分秒的计时,可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
- 2013-12-10 22:21:55下载
- 积分:1
-
Spartan 3E
这种设计允许您实验用脉冲宽度调制 (PWM) 由 PicoBlaze 处理器执行。作为提供,设计将允许您向控制 12 PWM 通道 ; 8 个通道控制板上的 8 个 Led 的强度和剩余的 4 通道上设有连接器 "J4" 你在哪
可以观察你应该对示波器的访问。你可能也喜欢尝试简单电阻电容 (RC) 平滑电路连接到接头引脚可创建附加数字信号到模拟 (D/A) 转换器或尝试控制马达通过驱动晶体管。
脉宽调制实现了 1 千赫和 8 位分辨率 (256 个步骤) 的脉冲重复频率 (PRF)。为每个 LED 或 "J4" 输出占空比可以独立使用简单的命令输入一个简单的终端程序在您的 PC 上设置 (超级终端是理想的)。
- 2023-08-09 11:30:04下载
- 积分:1