EDA设计数字频率计

FIFO 是缓冲区的一种特殊类型。名称 FIFO 站第一的先进先出和入缓冲区中，第一次写入的数据第一次出来它的手段。每个内存的数据字所写的第一次也出来第一次当读取内存是先进先出。先进先出的三个种类：移位寄存器 — — 与存储的数据字的恒定数目和因而，读和写操作之间的必要同步 FIFO 因为必须读取数据字，每次一种书面独占读取/写入 FIFO — — 具有可变数量的存储的数据字，和由于内部结构，读和写操作之间的必要同步先进先出并发读/写 FIFO — — 数量可变的存储的数据的言行可能读和写操作之间的异步 FIFO

说明：  使用verilog实现ppm解码器，功能仿真通过，附设计说明，THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)

这是 AHB 仿真套件。它包含以下文件：ahb_def.v-定义文件ahbmst.v-AHB 主模型ahbslv.v-AHB 奴隶模型ahbarb.v-AHB 仲裁模型ahbdec.v-AHB 解码器模型testbench.v-顶级水平测试台架文件ahb_stimuli.v-样品 AHB 刺激文件qm_ahbmst_ (test_) 任务 （1，2） 的媚眼-AHB 主设备和从设备测试矢量文件ahbmodel.spj-筒仓三模拟项目文件

4 seg display, button debouncer, and controller for parking meter

基于FPGA的PWM控制器设计，包含ADC0820模块，按键扫描，PID，PWM控制器等模块，VHDL语言完成，已仿真通过(PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation)

一共7篇文章，介绍了使用fpga产生任意分布白噪声的方法，值得借鉴(A total of seven articles, describes using fpga to generate arbitrary distribution of white noise, it is worth learning)

statemachine project for my school

win10的xilinx usb驱动，较新版本(Xilinx USB driver for win10, newer version)

利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

说明：  ftdi600 usb3.0 官方参考设计(Ftdi600 USB3.0 official reference design)