序列检测器

least mean square algo implemented on verilog

实现FPGA的并行LMS均衡，主要是均衡计算权值系数的算法过程，verilog语言，模块的输入为输入的X信号，输出为权值系数W，以及最后的输出Y。实现了LMS 的并行均衡过程

应用背景可逆逻辑是一种新兴技术，具有广阔的应用前景，在量子计算。该项目将处理16位可逆算术逻辑单元（ALU）的设计与15  ；操作是提出了利用双佩雷斯门，Fredkin门，toffolli门，DKG闸门与非门。提出了一种新的ALU利用可逆逻辑大门的VLSI结构。ALU是最重要 ；组件的CPU，可以是一个可编程的可逆计算设备，如量子计算机的一部分。& nbsp；第一单位可逆的ALU和第二单位ALU是设计然后16个单位ALU的 ；级联在一起以开展ALU执行LSB操作输入进位ALU执行下一 ；LSB运行。设计和实施在Xilinx 14.4 Verilog验证关键技术众所周知，穆尔的法律将停止功能，更快的东西，因此，有戏剧性的，因此，在微电子领域在不久的将来发生。更快和更复杂的数字系统的建设，电力 ；CMOS电路的功耗已经成为一个备受关注的问题。兰道尔证明，功率损耗是一个完整功能的不可逆电路信息损失 ；不论技术的电路是实现。& nbsp；同时，贝内特显示，为了保持电路耗散功率，它已经由 ；可逆盖茨。可逆电路（大门），有相同数量的输入和输出，有一对一的 ；输入和输出向量的映射关系。因此，输入状态的向量，可以总是唯一的重建，从输出状态的向量。因为没有可逆的概念，真正的低功耗电路不能建立逻辑，各种技术和电路的可逆逻辑最近正在研究。算术逻辑单元（ALU）本质上是一个CPU的心。这允许计算机添加，减去，和执行基本的逻辑运算，例如，或等，因为每一台计算机需要能够做到这些简单功能，它们总是包含在一个处理器中。ALU是组合逻辑电路，可以有一个或多个输入只有一个输出。ALU的输出取决于输入施加在那一瞬间，作为时间的函数，和不在过去的条件。其基本形式是一个简单的ALU的操作数输入，选择输入结果所需的操作和一个输出。ALU的复杂性可能会有所不同从处理器。在一个二进制算术和逻辑运算的可逆三ALU是基础设计。在目前的工作 ；15操作16位ALU设计。

此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)

接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘，VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏，玩家控制通过横向穿过屏幕的底部，并射击，降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人，并通过挣点，用激光导弹射击它。打败外星人带来另一波更难，一个循环，可以继续下去。外星人企图破坏家船由它射击，虽然他们接近底部屏幕。如果他们到达底部，外星人入侵成功，游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段： 游戏开始阶段： 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段： 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪，因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式： 如果他/她获取由外来导弹射击 3 次，或如果外星人波收益这样远了，他们到达了街垒水平 （这表明成功的外星人入侵 ！）。游戏结束阶段： 上输掉了比赛，游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏，并恢复拯救地球

详细讲述TURBO码的FPGA实现原理，可作参考，不是码源(A detailed account of the FPGA implementation of principle of the TURBO code can be used as reference, not source code)

软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,(very good)

自己写的FPGA实现电子琴的VHDL程序，曲目是两只老虎，用到一些模块，和片内存储间，呵呵(FPGA realization of his keyboard to write the VHDL program, tracks are two tigers, a number of modules used, and on-chip storage room, huh, huh)

编辑销计划以使其更适合您的 DE2 系列主板。这是一个时钟/计时器，它使用 DE2 液晶显示当前时间。一个基于 vhdl 语言的状态机用于与液晶显示控制器进行通信。Key2 按钮重置时间。所有的 VHDL 源代码是包括在内的。

说明：  对于有经验的用户和新用户写的，这本书给您的Verilog HDL的广泛报道。该书强调了实际设计和验证的角度，而不是只注重Verilog的语言方面。(Written for both experienced and new users, this book gives you broad coverage of Verilog HDL. The book stresses the practical design and verification perspective ofVerilog rather than emphasizing only the language aspects. )