登录
首页 » Verilog » 实现16位可逆逻辑ALU 15作业设计

实现16位可逆逻辑ALU 15作业设计

于 2022-11-19 发布 文件大小:2.40 MB
0 173
下载积分: 2 下载次数: 1

代码说明:

应用背景可逆逻辑是一种新兴技术,具有广阔的应用前景,在量子计算。该项目将处理16位可逆算术逻辑单元(ALU)的设计与15  ;操作是提出了利用双佩雷斯门,Fredkin门,toffolli门,DKG闸门与非门。提出了一种新的ALU利用可逆逻辑大门的VLSI结构。ALU是最重要 ;组件的CPU,可以是一个可编程的可逆计算设备,如量子计算机的一部分。& nbsp;第一单位可逆的ALU和第二单位ALU是设计然后16个单位ALU的 ;级联在一起以开展ALU执行LSB操作输入进位ALU执行下一 ;LSB运行。设计和实施在Xilinx 14.4 Verilog验证关键技术众所周知,穆尔的法律将停止功能,更快的东西,因此,有戏剧性的,因此,在微电子领域在不久的将来发生。更快和更复杂的数字系统的建设,电力 ;CMOS电路的功耗已经成为一个备受关注的问题。兰道尔证明,功率损耗是一个完整功能的不可逆电路信息损失 ;不论技术的电路是实现。& nbsp;同时,贝内特显示,为了保持电路耗散功率,它已经由 ;可逆盖茨。可逆电路(大门),有相同数量的输入和输出,有一对一的 ;输入和输出向量的映射关系。因此,输入状态的向量,可以总是唯一的重建,从输出状态的向量。因为没有可逆的概念,真正的低功耗电路不能建立逻辑,各种技术和电路的可逆逻辑最近正在研究。算术逻辑单元(ALU)本质上是一个CPU的心。这允许计算机添加,减去,和执行基本的逻辑运算,例如,或等,因为每一台计算机需要能够做到这些简单功能,它们总是包含在一个处理器中。ALU是组合逻辑电路,可以有一个或多个输入只有一个输出。ALU的输出取决于输入施加在那一瞬间,作为时间的函数,和不在过去的条件。其基本形式是一个简单的ALU的操作数输入,选择输入结果所需的操作和一个输出。ALU的复杂性可能会有所不同从处理器。在一个二进制算术和逻辑运算的可逆三ALU是基础设计。在目前的工作 ;15操作16位ALU设计。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • suzimiaobiao
    数字秒表的实现,我还写个具体的过程要求等,(there is function of clock,it very useful)
    2011-09-20 14:28:30下载
    积分:1
  • altera_fft
    verilog实际例子,非常适合初学者学习(verilog practical examples, very suitable for beginners to learn)
    2020-12-06 16:49:22下载
    积分:1
  • 79_ALU
    这也是VHDL语言编写的一个小程序,对于VHDL入门很有帮助~~(This is a small program VHDL language, VHDL entry-helpful ~ ~)
    2013-03-29 11:02:43下载
    积分:1
  • AD9250 204b Verilog源码
    说明:  AD9250是一款双通道14位ADC,最高采样速率250 MSPS,JESD204B Subclass 0或Subclass 1编码串行数字输出(The ad9250 is a dual channel 14 bit ADC with a maximum sampling rate of 250 MSPs and jesd204b sub class 0 or sub class 1 coded serial digital output)
    2021-04-14 11:01:55下载
    积分:1
  • ldpc算法
    说明:  Basic principle of LDPC code and FPGA implementation of LDPC code
    2020-06-22 20:00:01下载
    积分:1
  • SignalTap-II-instruction
    对于学习FPGA的同学来说仿真是必不可少的流程 但是仿真的方法signal tap是必须掌握的(For students learning FPGA simulation is an essential process but the simulation method tap signal is a must)
    2016-04-18 16:28:51下载
    积分:1
  • GFverilog-hdl
    伽罗华域的乘法器的设计,使用有限域设计乘法器(Galois field multiplier design, the use of finite field multiplier design)
    2011-05-01 13:19:22下载
    积分:1
  • 数码管显示
    在FPGA EGO1的口袋平台上实现数码管滚动显示学号的功能(Rolling on the digital tube to display the school number)
    2021-04-17 10:08:52下载
    积分:1
  • Verilog-Generator-of-Neural-Networks
    利用DE0nano开发板实现了对用的卷积神经网络(The CNN algorithm is implemented.based FPGA)
    2018-11-22 15:26:05下载
    积分:1
  • 超声测距系统
    主要使用特权同学spatan6开发板实现的,适合学习设计超声检测系统的作为初步学习
    2022-02-12 03:59:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载