登录
首页 » Verilog » 游戏所有侵略者都都属于我们的 Verilog

游戏所有侵略者都都属于我们的 Verilog

于 2022-07-18 发布 文件大小:3.42 MB
0 181
下载积分: 2 下载次数: 1

代码说明:

接下来是模仿经典的嵌入式系统的实现与设计街机游戏太空入侵者。这个项目利用 Altera 硬件和软件功能DE2 板。实施涉及 C 和 vhdl 语言的组合。我们使用的是 PS/2 键盘,VGA显示器和外围设备作为沃尔夫森 WM8371 音频编解码器。所有侵略者都属于我们! 一个二维的固定射击游戏,玩家控制通过横向穿过屏幕的底部,并射击,降序外星人的家船。目的是打败五排在作为屏幕上来回横向移动的十二个外国人他们迈向屏幕的底部。球员击败了外星人,并通过挣点,用激光导弹射击它。打败外星人带来另一波更难,一个循环,可以继续下去。外星人企图破坏家船由它射击,虽然他们接近底部屏幕。如果他们到达底部,外星人入侵成功,游戏就结束了。家船部分受可毁于外星人的四个固定防御路障和首页-船。这场比赛我们翻译分为 3 个阶段: 游戏开始阶段: 这一阶段包含询问球员他/她是否准备好了"拯救地球"的介绍屏幕。游戏的玩阶段: 这是游戏的主要阶段。玩家扮演的这场比赛是由射击在外星人的波浪,因此按顺序结算水平。每个玩家开始 3 的生活。他 / 她能不能输掉比赛以两种方式: 如果他/她获取由外来导弹射击 3 次,或如果外星人波收益这样远了,他们到达了街垒水平 (这表明成功的外星人入侵 !)。游戏结束阶段: 上输掉了比赛,游戏状态转到游戏结束屏幕。的用户可以通过按输入键重新启动游戏,并恢复拯救地球

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 1920*1080的VGA驱动模块设计
    作为一种古老的接口,支持的分辨率远高于HDMI和DVI,1920分辨率根本不在话下,本设计在QUARTUS下设计,编译,加载运行通过效果良好。
    2023-02-28 11:15:04下载
    积分:1
  • UDP
    用verilog实现的UDP协议,包括arp,udp,ip分段协议等,对于想用FPGA实现TCP/IP协议的人来说,应该会起到一定的帮助作用(Implemented with verilog UDP protocols, including arp, udp, ip fragmentation protocol, etc., who want to achieve TCP/IP protocol with the FPGA people, should play a helpful role)
    2021-04-05 04:39:03下载
    积分:1
  • AMBA-Bus_Verilog_Model
    说明:  该源码包是2.0版本的AMBA总线的Verilog语言模型,主要包括5个部分:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。(This source code package is the model of V2.0 AMBA bus of ARM company, It mainly includes the following five parts: the AHB arbiter,AHB-APB bridge, AHB_Rom_Slave, AHB_Ram_Slave,Defines.)
    2021-04-25 21:48:46下载
    积分:1
  • FPGA SDRAM读写
    SDRAM即同步动态随机存储器,同步是指memory工作需要同步时钟,内部命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断地刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写
    2022-07-05 13:52:56下载
    积分:1
  • cnv_enc_modify
    卷积码(2,1,7)编码器,一个输入,两个输出(Convolution code (2,1,7) encoder, an input and two outputs)
    2015-05-20 10:21:56下载
    积分:1
  • 接口 LED 七段 verilog 源代码
    此文件将帮助您了解如何理解和描述硬件软件二中的和在与 techbench 模型 sim 中模拟。此文件包括模块时钟分频器、 时钟计数器、 显示。谢谢你 !
    2023-05-19 10:45:04下载
    积分:1
  • VESA Timing
    VESA CVT视频参数计算器,输入分辨率和刷新率即可得到需要参数。(VGA Timing Calculator)
    2020-12-23 14:29:07下载
    积分:1
  • 异步FIFO的verilog代码
    本代码是异步FIFO的VERILOG HDL代码,代码除了实现基本的异步FIFO跨时钟域数据传输以外,代码简单易读,可以作为笔试或者面试手写代码的备考代码,本人华为FPGA逻辑开发工程师岗位面试手写的异步FIFO程序就是出自本代码
    2022-02-14 17:26:59下载
    积分:1
  • BLUE
    说明:  利用EGO1数模混合口袋实验平台上的蓝牙模块与板卡进行无线通信。使用支持蓝牙 4.0 的手机与板卡上的蓝牙模块建立连接,并且通过手机 APP 发送命令,控制 FPGA 板卡上的硬件外设。(The Bluetooth module on the EGO1 digital-analog mixed pocket experimental platform is used to communicate with the board. The Bluetooth 4.0-enabled mobile phone is used to establish a connection with the Bluetooth module on the board, and commands are sent through the mobile phone APP to control the hardware peripherals on the FPGA board.)
    2020-06-24 02:00:02下载
    积分:1
  • 设计 verilog 蓝牙模块
    蓝牙是一种标准协议的设备 (如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP,开源免费蓝牙基带控制器和高层次软件栈
    2022-01-21 00:55:09下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载