登录
首页 » VHDL » 用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看...

用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看...

于 2022-09-01 发布 文件大小:91.65 kB
0 139
下载积分: 2 下载次数: 1

代码说明:

用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA显示接口的verilog控制程序。VGA显示驱动控制
    VGA显示接口的verilog控制程序。用于VGA显示器的控制驱动-VGA display interface Verilog control procedures. Control for VGA display driver
    2022-04-10 10:17:35下载
    积分:1
  • QAM
    实现QAM调制功能和QAM解调功能的代码.(Realize QAM modulation function and QAM demodulation function code.)
    2021-02-22 18:19:41下载
    积分:1
  • gtx_aurora_zc706_clock_module
    对aurora模块时钟处理模块,实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
    2018-01-23 09:03:31下载
    积分:1
  • FPGA数码管显示秒表实验
    说明:  FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • c语言编写51单片机键盘扫描程序,方便移植到其他的硬件上去...
    c语言编写51单片机键盘扫描程序,方便移植到其他的硬件上去-51 Singlechip c language keyboard scanning procedures for transplantation to other hardware up
    2023-09-08 23:40:03下载
    积分:1
  • UART_Send_handle
    这是一个很好的基于verilog的串口通信422模块,已经经过多次验证,绝对可靠,可直接使用,本人已在工程中多次使用,无误差(This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error)
    2021-04-07 15:49:01下载
    积分:1
  • VHDL
    Project manager is reak vhdl old man
    2015-09-10 10:06:28下载
    积分:1
  • 浅显易懂的vrilogHDL的程序,可以帮助你迅速上手
    浅显易懂的vrilogHDL的程序,可以帮助你迅速上手-Easy and simple VerilogHDL programs to help you to get to the language quickly.
    2022-03-05 20:26:55下载
    积分:1
  • pcf8563
    pcf8563,在quartusII下VERILOG编写的数字时钟程序,8位数码管显示(pcf8563, written in quartusII VERILOG digital clock program, eight digital display)
    2013-12-24 21:46:21下载
    积分:1
  • sinwave
    使用verilog hdl语言编程正弦波信号,能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )
    2013-09-18 15:27:27下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载