Verilog实现的gardner算法

我们按照应用的需求来定义计算机，本文介绍一个非常简单的CPU的设计，它仅仅用来教学使用的。我们规定它可以存取的存储器为64byte，其中1byte=8bits。所以这个CPU就有6位的地址线A[5：0]，和8位的数据线D[7：0]。 　　我们仅定义一个通用寄存器AC（8bits寄存器），它仅仅执行4条指令如下： 　　Instruction 　　Instruction Code 　　Operation 　　ADD 　　00AAAAAA 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

说明：  STM32F103 ADC 通过DMA进行读取(STM32F103 ADC reads by DMA)

SOC经典教程，包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)

nrf2401L01 接口驱动 实现接收数据模式 测试可以直接使用

时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)

北斗定位系统卫星下行信号的基带处理部分——基于FPGA的的直接序列扩频发射机的设计与仿真。，已通过测试。 (Beidou positioning system satellite downlink signal baseband part- based on the design and simulation of the FPGA direct sequence spread spectrum transmitter. , Has been tested.)

基于FPGA的local bus接口。包含基于fifo和普通寄存器的两种方案。(FPGA-based local bus interface. Based fifo contains two programs and the general register.)

timblogiw.c timberdale FPGA LogiWin Video In driver.

采用Xilinx公司的Spartan6 FPGA设计PCI Express的详细参考资料(Xilinx' s PCI Express, Spartan6 FPGA design, detailed reference information)

XAPP134 SDRAM VHDL design file