Radix-8 Booth Encoded Modulo

CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.-CPLD bus Verilog HDL code, the PLD-10 Quartus4 platform to run through.

用vhdl写的-using VHDL write

说明：  RLC Test程序,一个电子竞赛的题目。里面有详尽的源代码。(RLC Test procedures, an electronic race issue. There are detailed source code.)

useful VHDL document for programmer

sequenceur,该模块的主要功能是，控制器，在基本的risc架构中，实现各个模块的控制-sequenceur，control

VHDL由简单存储器，计数器等搭建最终实现8位的cpu设计(VHDL realization 8 of cpu design)

用VHDL硬件描述语言开发的miniUART接口IP Core,用户可以将其嵌入到自己的FPGA模块中。-VHDL hardware description language developed by miniUART Interface IP Core, Users can be embedded into their own FPGA module.

Decoder using Miller method for UHF reader

为华为内部文件，用于华为内部员工培训，对我们从事科研的人来说，这是个一个非常好的材料，可以学习华为文档管理规范，和代码编写规范。当然了也学习华为如何化繁为简，让员工迅速掌握关键技术。这个一个非常值得学习揣摩的材料

本程序是用verilog 编写的模块，用来在lcd1602上显示用tlc549采样的电压值(This program is written in verilog module, used in lcd1602 display with tlc549 sampled voltage value)