vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧...

Meyers wavelet. DWT VHDL.

数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)

对赛灵思7系列的三种型号的FPGA进行了综述(xilinx 7 productin overview)

三八译码器，四位加法器，EDA实验，用verilog编写(EDA experiment with verilog language)

Computer Architecture Handbook on Verilog HDL

32位bit输入的CRC32校验，verilog的代码，以及modelsim的testbench代码(The encode of CRC32 with 32bit-inputs based on verilog, and according encode of testbench)

the interface design of pcie based on FPGA

说明：  FPGA Verilog控制FLASH片外读写(Verilog Controls FLASH Out-of-Chip Read-Write)

利用verilog实现对SD卡的控制，可以实现对SD卡的读写。(Verilog SD)

说明：  quartusII 9.1，位同步提取电路，可以实现位同步时钟提取，其中包括分频器，和由D触发器以及与门组成的鉴相器模块。(Quartus II 9.1, bit synchronous extraction circuit, can realize bit synchronous clock extraction, including frequency divider, phase discriminator module composed of D trigger and and gate.)