变采样滤波器的FPGA实现（25M<-->30.72M变采样）

verilog实现VGA显示。有源代码，大家可以下载学习。

控制器灯具有线和无线控制器采用STC11F02做的(Controller for lamp wired and wireless controller using STC11F02 to do)

设计处理最小化路由器端口五口三个端口，这样我们可以节省功耗和面积。

在PVI接收16位并行数字流（视频），其次是一个时钟信号（英尺= 29兆赫），小写字母

说明：  用于FPGA的I2S接收模块，仅供学习和参考(audio-i2s receive.use fpga.)

充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。  

通信系统中数据的传输以帧为单位，在FPGA中帧头检测是通信系统中的一部分，该程序实现了FPGA中帧头的检测。(Transmission of data in a communication system in units of frames, the frame header is detected in the FPGA part of the communication system, the realization of the frame header is detected in the FPGA.)

FAST HADAMARD TRANSFORM VERILOG FOR IMAGE PROCESSING

应用背景256、分 ；  16；FFT执行一个基2快速傅里叶变换FFT架构。在一个等级的基础上，每一个等级都有自己的蝴蝶和等级，并用记忆从彼此分离交织器。 ；该FFT可以执行calcualations关于连续和数据流的数据（一个数据一套接一个的），多了，输入和输出通过对，增加带宽加倍。并；关键技术256、分 ；  16；FFT

基于FPGA cyclone III EP3C16F484C6的俄罗斯方块游戏。实现双人进行，屏幕倒置，分数显示，vga接口，键盘接口等功能(Tetris game based on FPGA cyclone III EP3C16F484C6 with functions including double players, screen upside down, score, vga and keyboard interface.)