同步FIFO verilog

二维DCT将N个块×N个像素从空间域变换到频域。在压缩之前，在存储器中的图像数据被分成多个块。每个块由8×8个像素。图。图2示出了在所得到的系数块中，左上角的系数表示直流成分或像素块的平均亮度。移动到右边的系数代表高增长水平空间频率。向下移动时，系数代表增加垂直空间频率。在右下角的系数代表最高的对角频率。由于其在图像压缩的优势，是一个有趣的研究课题，邀请许多研究人员，以及其他参加。这样可以使DCT的许多算法的开发。

针对初学FPGA的人，简单易懂，用notepad++打开可以看到QuartusII里的中文注释，方便学习和开发

Link the VGA adapter located in the altera DE2board to a monitor

简易数字存储示波器verilog源代码 经过EP2C8Q208C8验证(Simple digital storage oscilloscope verilog source code has been verified EP2C8Q208C8)

FPGA连接PCI9504的电路图。以及PCB文件(FPGA connected to the circuit diagram of the PCI9504. And PCB files)

基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)

用Verilog实现汉明码编码，经测试可正确使用，代码简洁(Verilog with Hamming code encoding, the test can be used correctly, the code is simple)

matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)

利用verilog语言实现了SHA-1机密算法，具体算法与加密芯片ds28e01一致。(Using Verilog to achieve the SHA-1 secret algorithm, the specific algorithm is consistent with the encryption chip ds28e01.)

实现pwm波的输出，按键可调占空比的，可通过连接pwm输出值led灯以检测占空比的变化(To realize the output of the PWM wave, key adjustable duty ratio, but through the connection PWM output value led lamp with testing duty ratio changes )