登录
首页 » VHDL » 这是个UART发送的VHDL程序,调试过,还可以

这是个UART发送的VHDL程序,调试过,还可以

于 2022-08-10 发布 文件大小:1.27 kB
0 187
下载积分: 2 下载次数: 1

代码说明:

这是个UART发送的VHDL程序,调试过,还可以-This is a UART to send the VHDL program, debug, and can also be

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8051的vhdl源代码,主要针对初学者
    8051的vhdl源代码,主要针对初学者-8051 VHDL source code, mainly for beginners
    2022-02-05 02:00:30下载
    积分:1
  • Avalon_VGA_Controller
    基于ALTERA AVALON BUS 的 VGA Controller 设计(ALTERA AVALON BUS VGA Controller )
    2014-09-23 21:07:40下载
    积分:1
  • tuoji_fpga(xp2_8)_v2
    特大好消息,这是LED全彩控制卡的FPGA的源程序,做LED开发的,绝对有很好的价值(Big good news, this is full-color LED control card FPGA of the source, do LED development, the absolute value of good)
    2010-07-19 16:18:27下载
    积分:1
  • MUX
    Multipleksor 3 to 1 - 3x1bit in, 1x1bit out
    2013-09-18 16:21:25下载
    积分:1
  • VHDL实现SPI接口转I2c接口的源代码,可以直接调用
    VHDL实现SPI接口转I2c接口的源代码,可以直接调用-VHDL realize I2C interface SPI interface to the source code, you can directly call
    2023-03-01 17:50:04下载
    积分:1
  • reversible-squarer
    it is hybrid squarer circuit which will be designed using reversible gates which having les hardware complexity with compared to the conventional gates
    2015-04-21 15:05:54下载
    积分:1
  • FPGA——IP_RAM实验
    说明:  FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • 3FP
    一个三分频verilog模块,可以用来学习基本结构。(A three points frequency verilog module can be used to study the basic structure.)
    2013-08-25 00:41:29下载
    积分:1
  • FP6182
    说明:  PF6182是一款很好的DC-DC同步降压IC。输出电压可调整,电流达2A。非常好用(PF6182 is a good DC-DC synchronous buck IC. Adjustable output voltage and current up to 2A. Very easy to use)
    2011-03-16 10:26:05下载
    积分:1
  • VHDL参数化浮点乘法器
    资源描述利用VHDL语言编写的浮点乘法器,可自定义浮点数位数,即乘数的参数化。具体为二进制有符号的浮点乘法器,二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式,设置成自定义形式。
    2022-01-31 20:33:10下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载