登录
首页 » VHDL » 8051的vhdl源代码,主要针对初学者

8051的vhdl源代码,主要针对初学者

于 2022-02-05 发布 文件大小:9.72 MB
0 173
下载积分: 2 下载次数: 1

代码说明:

8051的vhdl源代码,主要针对初学者-8051 VHDL source code, mainly for beginners

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DE0_Nano_SOPC_DEMO
    Altera DE0-Nano 开发平台SOPC可编程片上系统实现官方Demo。(Altera DE0-Nano development platform the SOPC programmable on-chip system Official Demo.)
    2013-03-18 06:16:13下载
    积分:1
  • WCDMA-Frequency-Domain-Interference-Cancellation-f
    WCDMA数字频域干扰抵消器,绝对的高手写的文档和代码,里面资料齐全方便自学,是很好的学习FPGA实现无线通信模块的资料。(WCDMA Frequency Domain Interference Cancellation figures, the absolute master of written documentation and code, which complete information to facilitate self-learning, is a very good learning FPGA implementation of wireless communications and information.)
    2010-10-31 23:22:34下载
    积分:1
  • JOP kernel, which is the core of the core, the Chinese can not find basic inform...
    JOP的内核文件,这是核心的核心,中文资料基本找不到-JOP kernel, which is the core of the core, the Chinese can not find basic information
    2022-07-20 02:09:37下载
    积分:1
  • MIPSTOP
    说明:  misp顶层文件,verilog实现misp架构,并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)
    2020-06-18 04:40:02下载
    积分:1
  • altera详细使用配置手册,有一定的参考价值,写的比较详细
    altera详细使用配置手册,有一定的参考价值,写的比较详细-altera in detail the use of manual configuration, has a certain reference value, a more detailed written
    2022-03-20 13:35:35下载
    积分:1
  • spi_slave
    xilinx 平台的SPI从接口实现源码,供参考学习(used xilinx,slave-spi interface.)
    2019-04-21 12:08:29下载
    积分:1
  • 《Verilog HDL 程序设计教程》2
    《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
    2022-03-04 04:35:38下载
    积分:1
  • Serial to parallel conversion code
    用于串行到并行数据转换器的VHDL代码;当输入数据是串行的时,该代码是用于许多应用程序的位到字节转换的VHDL代码形成代码使用基于FPGA的LUT和D-RAM来存储数据,然后用时钟推送字节对齐的数据。
    2022-08-08 20:52:36下载
    积分:1
  • verilog_422
    标准RS422 Verilog源代码, 传输波特率可以修改, FPGA上可以工作(Standard RS422 verilog communication source code, buardrate can be updated and it is fully work in FPGA )
    2021-04-06 14:29:02下载
    积分:1
  • 开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...
    开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit
    2022-08-07 06:47:58下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载