登录
首页 » VHDL » Marquee with a program written in VHDL, and 60 binary counter program, one desig...

Marquee with a program written in VHDL, and 60 binary counter program, one desig...

于 2022-08-10 发布 文件大小:250.61 kB
0 216
下载积分: 2 下载次数: 1

代码说明:

一个用VHDL编写的跑马灯程序和60进制计数器的程序,一个是自己设计的一个是老师要求,都在实验箱上验证成功,希望对大家有所帮助。-Marquee with a program written in VHDL, and 60 binary counter program, one designed by one teacher asked, are in the experimental boxes proved to be successful, want to help everyone.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 电子表的实现
    这是一个数字逻辑课程的电子表的实现,利用VHDL语言实现,初学者可以完全掌握,很有帮助。
    2022-08-20 05:43:08下载
    积分:1
  • FIRVerilogHDL
    it is a fir filter program VerilogHDL.(it is a filter program VerilogHDL fir.)
    2007-04-12 22:21:26下载
    积分:1
  • RS
    说明:  通过verilog hdl语言实现RS编码器与译码器的设计(Verilog hdl language through the RS encoder and decoder design)
    2013-07-18 16:09:22下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA的串口发送和接收,使用的verlilog语言(Using Verilog serial port program, send and receive.)
    2020-10-13 10:33:10下载
    积分:1
  • bhas
    this is a vhdl program...
    2013-08-17 23:30:56下载
    积分:1
  • CY7C63723
    CY7C63723 功能及其引脚描述,外围电路和仿真数据(The CY7C637 is an 8-bit RISC OTP microcontroller.)
    2009-07-13 14:30:05下载
    积分:1
  • FPGA控制AD7321的模块
    FPGA控制AD7321的模块,是本人亲自试验过的。有Verilog源码,和简单文档(Fpga control module of ad 7321, is I personally tested. Verilog source code, and simple documentation)
    2018-01-31 20:04:27下载
    积分:1
  • 傅里叶变化
    快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)
    2005-08-03 16:04:51下载
    积分:1
  • CDCM6208_SPI
    说明:  完成对cdcm6208的时钟芯片的配置,输出高频时钟(cdcm6208 cofigure using SPI interface)
    2021-02-06 18:29:56下载
    积分:1
  • 01_基于ZYNQ的FPGA基础入门
    说明:  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
    2020-06-17 12:00:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载