网站首页

VHDL电子钟的设计

于 2022-08-02 发布文件大小:995.16 kB

 0  152

下载积分: 2 下载次数: 1

我要下载

代码说明：

（1）用HDL设计一个多功能数字钟，包含以下主要功能：精确计时，时间可以24小时制或12小时制显示；（2）日历：显示年月日星期；（3）能用QuartusII软件仿真；

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA
fpga 设计全攻略，很好的fpga入门提高资料(the fpga design Raiders, good fpga the Getting Started improve data)

2012-12-09 19:03:23下载

积分：1
LED和MAX II开发epm1270f256c5测试按钮
应用背景****************************************************************************关键技术这个项目的目的是研究开发板的最大。该项目是实现闪烁的发光二极管具有不同的频率和/关闭时，你按按钮。

2023-04-18 06:05:03下载

积分：1
spi_test
基于fpga的spi通信测试可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)

2020-06-20 21:00:01下载

积分：1
cycloneII Quartus verilog to develop a simple sequential circuit
cycloneII Quartus verilog开发的简单时序电路-cycloneII Quartus verilog to develop a simple sequential circuit

2022-03-01 09:19:56下载

积分：1
SoC-Design-DDR3-Controller-master
说明：难得的soc设计用的ddr3 verilog，可用于学习！！！！！有datasheet ，可仿真(soc ddr3 verilog for study !!)

2020-06-22 17:07:57下载

积分：1
Acoustic-Fingerprinting-master
acousting fingerprint enhancement

2019-06-03 21:23:50下载

积分：1
mod3
verilog源代码，实现两种方法的模3运算。(verilog source code，to implement the calculation of mod-3 by two means.)

2011-12-24 10:23:40下载

积分：1
flash
fpga Verilog 控制读写flash (fpga Verilog flash )

2015-06-23 14:45:44下载

积分：1
Pipeline-2
Pipeline processor verilog components

2012-12-21 17:53:18下载

积分：1
multiplier_interface
verilog 写的工程，是个基于流水线的乘法器(verilog write the works, is based on a pipelined multiplier)

2012-09-21 10:04:54下载

积分：1

696516资源总数
106914会员总数
0今日下载

VHDL电子钟的设计

0 个回复

热门标签

热门下载