登录
首页 » Verilog » AD转换

AD转换

于 2022-07-27 发布 文件大小:3.28 MB
0 323
下载积分: 2 下载次数: 1

代码说明:

FPGA为altera的EP4CE10F17C8,AD芯片为TLC519,验证成功,可以进行小电压数模转换

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • acx735_usb_ddr3_tft
    说明:  USB传图至fpga板缓存至DDR内,FPGA再读出图像数据,显示在TFT彩屏上;(USB to the FPGA board cache DDR, FPGA read out the image data, display on the TFT color screen;)
    2021-01-30 18:06:45下载
    积分:1
  • c
    智能小车用到的c程序,单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
    2013-07-16 14:18:21下载
    积分:1
  • 四位密码锁
    4位密码锁,可设置密码,三次密码错误后,锁死,密码错误报警,密码错误红灯亮,密码正确绿灯亮,基于FPGA实现,Cyclone II  EP2C35F672C6 仅供参考
    2022-01-26 07:59:07下载
    积分:1
  • 系统的 Verilog 设计与验证示例
    ALU 设计和验证平台的但在平台与监控、 检查器、 音序器、 驱动程序和接口
    2022-02-28 15:33:36下载
    积分:1
  • uart
    一个实用的uart协议模块,使用verilog 实现(A practical uart protocol modules, use verilog to achieve)
    2013-07-25 11:43:34下载
    积分:1
  • jiaotongdeng
    Quartus2环境下基于VHDL状态机的交通灯程序(VHDL state machine traffic lights based on Quartus2 environment)
    2014-01-13 21:57:00下载
    积分:1
  • inv_matrix
    矩阵求逆模块硬件实现,用verilog语言,基于ISE开发环境(implement of inverse matrix)
    2021-03-24 10:19:14下载
    积分:1
  • multiply
    由verilog编写的乘法器,通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
    2008-12-30 20:51:33下载
    积分:1
  • VGA_test
    vga很好的学习材料,测试程序,欢迎下载(vga good learning materials, testing procedures, please download)
    2010-08-17 22:32:45下载
    积分:1
  • 4bit-adder_verilog
    4位全加法器的modelsim工程带testbench(Four full-adder modelsim project with testbench)
    2020-08-16 16:38:25下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载