登录
首页 » VHDL » 六层的电梯控制系统 用VHDL描述同时还附有系统仿真图形

六层的电梯控制系统 用VHDL描述同时还附有系统仿真图形

于 2022-07-25 发布 文件大小:158.94 kB
0 203
下载积分: 2 下载次数: 1

代码说明:

六层的电梯控制系统 用VHDL描述同时还附有系统仿真图形

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 能够实现8位的无符号数的乘除法,模拟了笔算的过程
    2022-12-11 10:00:03下载
    积分:1
  • 用eda做循环彩灯
    这是我们eda的课程大作业,用quartus仿真循环彩灯并下到板子里能完美的运行出四种波形。工程比较完整,希望对大家有帮助。
    2023-05-23 10:45:04下载
    积分:1
  • PIDcontrolbook2
    PID CONTROLLER HELPING BOOK
    2009-03-26 18:18:04下载
    积分:1
  • sine-wave-in-UPS
    正弦波UPS中的逆变电路 包括原理分析 框图 及原理图(Sine wave UPS inverter circuit the principle analysis block diagram and schematic)
    2013-03-20 10:13:13下载
    积分:1
  • A comparison reference value has sram IP core, on the SOPC interested people hav...
    一个比较有参考价值的sram IP核,对SOPC感兴趣的人士有一定的指导意义!该程序是采用avalon总线,可以直接内嵌进SOPC Builder。-A comparison reference value has sram IP core, on the SOPC interested people have a certain guide! The procedure is used avalon bus, can be directly embedded into the SOPC Builder.
    2022-05-18 11:22:45下载
    积分:1
  • DDS
    DDS的VHDL源代码,是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
    2007-12-11 16:26:33下载
    积分:1
  • Xilinx-Timing
    Xilinx FPGA 时序约束资料,原厂出品,经典不需要理由(Xilinx FPGA timing constraint information, original, classic no reason)
    2013-05-17 09:31:26下载
    积分:1
  • en.SPI_EEPROM_Verilog_models_V10
    spi接口的eeprom模型,型号为st公司m65pxx(The eeprom model of spi interface is st company m65pxx)
    2021-01-19 14:28:44下载
    积分:1
  • 8B_10BENCODER
    基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。(8B10B encoder)
    2014-05-23 16:39:25下载
    积分:1
  • 5. For the key to enter a password lock, assuming that reset after the seven lam...
    5对于进入密码锁的钥匙,假设复位后七节灯显示为" 0",而使用sw1、sw2两个,则sw2-> sw1-> sw1-> sw2,则表示解锁右侧将导致七节灯显示为" 8"
    2023-06-12 23:35:07下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载