登录
首页 » Verilog » AXI协议的slave的verilog实现

AXI协议的slave的verilog实现

于 2022-07-20 发布 文件大小:1.65 MB
0 234
下载积分: 2 下载次数: 3

代码说明:

AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的,支持不对齐的数据传输,同时在突发传输中,只需要首地址,同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问,并更加容易就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容,满足超高性能和复杂的 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog HDL程序设计开发实验
    最详细的verilog实例集合,快速入门到精通。作为实验指导教程,本教程分为两大部分:FPGA硬件系统基础verilog实验和高级接口控制设计实验。对于初学者可以很快的入门。对于曾经接触过FPGA者,可以直接接触后面比较复杂的接口控制实例。
    2022-08-12 16:09:36下载
    积分:1
  • 13_usb_test
    利用FPGA硬件编程语言Verilog实现USB通信开发(Realization of USB communication development by using FPGA hardware programming language Verilog)
    2018-08-09 10:08:00下载
    积分:1
  • LPC1788_VGA_COLOR
    鼎lpc1788尚开发板的vga的显示,1024x768(lpc1788board,lcd to vga display,1024x768)
    2014-12-15 13:34:06下载
    积分:1
  • 时序分析
    XILINX 时序约束使用指南笔记 ——时序约束介绍 时序约束方法 时序约束原则等(XILINX time series constraints use guide notes -- time series constraints introducing time series constraint principles, etc.)
    2017-12-21 11:37:56下载
    积分:1
  • msk_mod_demod
    该程序实现最小频移键控信号的调制解调,经测试无误。(The program implements minimum shift keying signal modulation and demodulation, tested and correct.)
    2013-10-14 23:02:39下载
    积分:1
  • CORDIC_vhdl
    基于VHDL语言的CORDIC算法实现,用于计算sin(x),cos(x)等,实测可用(Based on VHDL CORDIC algorithm, used to calculate sin (x), cos (x), etc., the measured available)
    2020-11-27 22:19:31下载
    积分:1
  • DPSK的FPGA调制
    基于FPGA的DPSK调制,包括matlab仿真代码,NCO载波发生器,绝相变化,上变频等,基于Altera FPGA实现,并通过仿真验证。
    2023-06-18 07:55:04下载
    积分:1
  • AES128
    AES128 encription vhdl code
    2014-03-05 00:48:13下载
    积分:1
  • aes 引擎核心
    128 位 aesverilog 代码 对于很多核心处理器阵列平行 aes 引擎
    2022-03-09 22:27:39下载
    积分:1
  • verilog DDSAD854
    基于FPGA控制的AD9854DDS任意信号发生,实现了宽带线性调频信号等多种调制信号已经单频信号
    2023-05-10 14:10:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载