CNA总线协议控制器Verilog

说明：  基于fpga的计数器模块 分频 可移植 完美实现(Perfect realization of frequency division and portability of counter module based on FPGA)

美光MT25Q系列NOR Flash测试模型(Micron MT25Q Series NOR Flash Test Model)

Decimation-In-Time Fast Fourier Transform I"ve tried to make the implementation simple and well documented. I have not tried to make it efficient. dit.v - Contains main module. buffer.v - Contains a module for a single butterfly step. generate_twiddlefactors.py - Contains function to generate a verilog file with twiddlefactors. twiddlefactors_N.v.t - Template used to generate verilog file. dut_dit.v - A wrapper around the "dit" module to allow verification with MyHDL. qa_dit.py - A MyHDL test bench for verification. Requires MyHDL, iverilog and numpy to be installed. pyfft.py - Generates output of intermediate FFT stages. Useful for debugging.

这是一个USB弹跳Altera de2-115板球和VGA驱动程序源代码。请注意，这是在它是100%兼容SystemVerilog语言Verilog（IE可以重命名文件。V和它仍然有效）。我建议使用DE2板的编制是什么我使用。一个弹跳球测试图像来验证驱动器工作正常，如果你没有看到在启动时的橙色球作为一种诊断你的VGA连接不正确安装。

TCD1209D驱动程序 Verilog语言(TCD1209D driver Verilog language)

生成bt656数据格式，针对视频adv7127芯片(Generate bt656 data format,)

数字钟通过verilog实现，并且支持Modelsim仿真(The digital clock is implemented by Verilog and supports Modelsim simulation)

说明：  该文件包含了实现单周期cpu的全部代码以及实验报告，包括仿真波形以及烧板过程(This file contains all the codes and experimental reports of realizing single cycle CPU, including simulation waveform and download process)

an 16 bit ripple carry adder

前面上传了一个RS485通信的Verilog代码，这一个是另外一种方式实现RS485通信的Verilog代码。通过多种代码对比，有利于设计需要的电路。此外由于软件的不同，需要利用源码，在自己的软件上新建工程文件，实现运行，仿真