登录
首页 » VHDL » fpga vhdl

fpga vhdl

于 2022-07-20 发布 文件大小:34.94 kB
0 189
下载积分: 2 下载次数: 1

代码说明:

fpga测温的框图和源码 希望能帮到大家 没有测试 紧供参考-fpga vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sd_sdram_lcd
    sd_sdram_lcd 是读取SD卡中的数据,然后通过LCD显示(It is to read the data in SD card and display it by LCD)
    2019-05-14 14:35:49下载
    积分:1
  • zynq-7000 MIZ7035开发板硬件使用手册20171102
    XCZ7035的硬件平台使用说明 包括USB接口(XCZ7035 hardware platform instructions Including USB interface)
    2018-10-22 09:52:06下载
    积分:1
  • 直接数字合成器,可以直接输出所需的波形
    直接数字频率合成,可以直接输出所需要的波形-Direct digital synthesizer, you can direct output of the waveform required
    2022-01-28 03:58:57下载
    积分:1
  • 关于VHDL编程的教程,比较系统的讲解,很有用的书
    关于VHDL编程的教程,比较系统的讲解,很有用的书-a book about VHDL
    2022-01-26 14:49:07下载
    积分:1
  • uart
    串口通信通用模块,FPGA Verilog语言 ise,vivado环境(uart,FPGA Verilog, ise,vivado)
    2020-06-22 07:20:01下载
    积分:1
  • Verilog入门
    verilog的入门级别的例子(转载)-Verilog entry-level examples (reproduced)
    2022-06-20 04:33:09下载
    积分:1
  • SPI_DAC
    使用VHDL语言实现了FPGA与DAC5688进行SPI通信更改寄存器值(The FPGA using VHDL language with the DAC5688 SPI communication to change the register value)
    2011-10-23 21:14:45下载
    积分:1
  • Applicable to FPGA
    适用于FPGA的SOPC方面的元器件添加,如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT
    2023-06-04 02:30:03下载
    积分:1
  • ddc8chou
    8倍抽取的DDC模块。verilog写的,调试通过(failed to translate)
    2011-12-21 16:25:58下载
    积分:1
  • Source code for asyn_fifo using verilog language.
    异步FIFO 设计源代码,内涵完整的verilog源代码和测试代码。-Source code for asyn_fifo using verilog language.
    2022-04-14 15:20:53下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载