异步fifo

cpu与GPU协同计算一个同时支持GPU与CPU的MapReduce框架实现(cpu and GPU collaborative computing)

verilog vga 图像处理(verilog vga)

应用背景可逆逻辑是一种新兴技术，具有广阔的应用前景，在量子计算。该项目将处理16位可逆算术逻辑单元（ALU）的设计与15  ；操作是提出了利用双佩雷斯门，Fredkin门，toffolli门，DKG闸门与非门。提出了一种新的ALU利用可逆逻辑大门的VLSI结构。ALU是最重要 ；组件的CPU，可以是一个可编程的可逆计算设备，如量子计算机的一部分。& nbsp；第一单位可逆的ALU和第二单位ALU是设计然后16个单位ALU的 ；级联在一起以开展ALU执行LSB操作输入进位ALU执行下一 ；LSB运行。设计和实施在Xilinx 14.4 Verilog验证关键技术众所周知，穆尔的法律将停止功能，更快的东西，因此，有戏剧性的，因此，在微电子领域在不久的将来发生。更快和更复杂的数字系统的建设，电力 ；CMOS电路的功耗已经成为一个备受关注的问题。兰道尔证明，功率损耗是一个完整功能的不可逆电路信息损失 ；不论技术的电路是实现。& nbsp；同时，贝内特显示，为了保持电路耗散功率，它已经由 ；可逆盖茨。可逆电路（大门），有相同数量的输入和输出，有一对一的 ；输入和输出向量的映射关系。因此，输入状态的向量，可以总是唯一的重建，从输出状态的向量。因为没有可逆的概念，真正的低功耗电路不能建立逻辑，各种技术和电路的可逆逻辑最近正在研究。算术逻辑单元（ALU）本质上是一个CPU的心。这允许计算机添加，减去，和执行基本的逻辑运算，例如，或等，因为每一台计算机需要能够做到这些简单功能，它们总是包含在一个处理器中。ALU是组合逻辑电路，可以有一个或多个输入只有一个输出。ALU的输出取决于输入施加在那一瞬间，作为时间的函数，和不在过去的条件。其基本形式是一个简单的ALU的操作数输入，选择输入结果所需的操作和一个输出。ALU的复杂性可能会有所不同从处理器。在一个二进制算术和逻辑运算的可逆三ALU是基础设计。在目前的工作 ；15操作16位ALU设计。

黑金FPGA助学版-tcl,包含开发板所有管脚。不需要再对板子管脚定义。AX301(Black Gold FPGA Student Edition-tcl, development board contains all the pins. No need for a board pin definitions. AX301)

十一和通过vivado实现多周期cpu，各种作业再里面包含了(Realizing multi period CPU)

DRD3在Xlinix平台上的设计教程以及仿真(DRD3 design tutorial and Simulation on Xlinix platform)

使用verilog编写的串口uart发送模块，发送速率为115200，输入时钟为50m，多年验证无任何错误

传输特点 1.传输size为字传输。（总线的字长为32位，每次传输32位数） 2.16拍的增量突发传输。 3.支持2个AHB接口，一个用来配置DMA内部寄存器， 4.采用独占总线的方法，当DMA占用总线时，CPU停止一切活动。 5.支持异步复位。          6.本次设计的MDA每次最多传输256个数据，每次总线传输最多传16个数据，   

利用小波变换进行特征提取指纹识别。间伐利用阈值和匹配使用海明距离的。

xilinx V5板子，用来驱动DVI显示的Verilog代码。 可正常显示所需要显示的正常颜色和图案。 将CH7301芯片接到到的视频数据信号，直接显示到DVI显示屏上。