登录
首页 » VHDL » can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do wit...

can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do wit...

于 2022-07-15 发布 文件大小:1.05 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

可YCrCb2RGB集成模块(Verilog)采用三行,它们简单的做分数运算,有流水线技术

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 里德所罗门编码器的VHDL
    应用背景里德所罗门码–纠错码是由欧文·里德所罗门和古斯塔夫1960介绍了一个重要的群体。他们有很多重要的应用,其中最突出的包括消费者的技术,如CD,DVD,蓝光光盘,QR码,数据传输技术,如DSL和WiMAX,广播系统等作为dvband ATSC和存储系统,如RAID 6。它们也被用于卫星通信。关键技术数据存储苇编码在海量存储系统中应用非常广泛,以纠正与媒体缺陷相关的突发错误。苇编码是光盘的重要组成部分。这是强大的纠错编码在大规模生产的消费产品第一次使用,和DAT和dvduse类似的计划。在CD,两层芦苇–所罗门编码由28路卷积交织器产生一个方案称为交叉交错里德所罗门编码–分离(保监会)。一个保监会解码的第一个元素是一个相对薄弱的内部(32,28里德所罗门码–),缩短了从(255251)8位符号代码。该代码可以正确的高达2字节的错误,每32字节块。更重要的是,它的旗帜为擦除任何不可恢复的块,即,超过2字节的错误块。解码后的28字节的块,与擦除指示,然后由交织器对不同的块(28,24)外码。多亏了分选,擦除28字节的块内的代码从成为一个单独的擦除字节在28个外层代码块。外码很容易纠正,因为它可以处理多达4每块擦除。其结果是一个中国保监会,可以完全正确的错误爆发高达4000位,或约2.5毫米的光盘表面。此代码是如此的强烈,大多数CD播放错误几乎肯定是由跟踪误差,使激光器跳轨道引起的,不是由纠正突发错误。[ 2 ]DVD使用类似的方案,但更大的一块,(208192)内的代码,和(182172)外码。里德所罗门–纠错也用于parchive文件通常贴附在Usenet多媒体文件。分布式在线存储servicewuala还利用里德所罗门–分手时的文件。
    2022-05-27 04:28:58下载
    积分:1
  • ethernet_mac-master
    ethernet mac vhdl verilog basic
    2019-03-30 15:47:25下载
    积分:1
  • s3ask_ddr2
    DDR2-400样例源代码,用于Xilinx Spartan 3A/3AN Starter Kit(DDR2-400 sample source code for Xilinx Spartan 3A/3AN Starter Kit)
    2009-10-14 11:58:36下载
    积分:1
  • FPGA实现12路pwm
    采用vhdl语言实现12路的pwm波控制。-Language implementation using vhdl wave pwm control of the road 12.
    2022-04-28 14:34:54下载
    积分:1
  • 最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用...
    最近组长给分配的任务,这几天一直在做,比较郁闷的是用的器件是XC400XL系列的,只有ISE4.1支持,用惯了7.1i的我还是要适应一阵子(关键4.1是一个试用版的)。挺折腾的,不说了,放上顶层模块:-。。。
    2022-04-28 08:18:32下载
    积分:1
  • DES加密算法的VHDL实现,采用流水线技术实现
    DES加密算法的VHDL实现,采用流水线技术实现(The VHDL implement of DES encrypt algorithmic)
    2020-07-01 03:00:02下载
    积分:1
  • In the FPGA development board shows the string, using VHDL language, in a simple...
    在FPGA开发板显示字符串,采用VHDL语言,以简单的功能说明FPGA的开发流程.-In the FPGA development board shows the string, using VHDL language, in a simple functional description FPGA-development process.
    2022-03-25 05:15:56下载
    积分:1
  • 网卡的IP核,下载即可用,解压到指定目录下就可以了,参照里面的read me.
    网卡的IP核,下载即可用,解压到指定目录下就可以了,参照里面的read me.-NIC
    2022-03-01 02:33:22下载
    积分:1
  • Verilog-learning-experience
    初学学习verilog的经验,可以帮助新手以正确的思维方式,学习方法学习。(Verilog learning experience)
    2013-09-30 09:51:04下载
    积分:1
  • 100powertips
    these are the source codes for the book " 100 power tips for FPGA designers"
    2012-08-20 14:59:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载