用FPGA实现IIC通讯的主控端，最简化的代码，占用最小FPGA资源

基于VHDL实现加扰器解扰器的设计，与仿真。(VHDL-based scrambler descrambler design and simulation.)

这是Xilinx ISE 14.X以及vivado、vivado_hls的license，亲测可用(Xilinx ISE 14.x vivado, vivado_hls license, pro-test available)

温度码到二进制吗的转换的ｖｅｒｉｌｏｇＨＤＬ代码。-Temperature code to do the conversion of binary code verilogHDL.

E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)qw

实现任意整数倍的信号分频，可调，不存在毛刺，波形完整，可运于信号的分析与检测(Arbitrary integer multiple of the signal frequency, adjustable, there is no glitch, waveform integrity, and can transport the analysis and the detection signal)

用vhdl语言编写的数字逻辑alu设计，实现包括逻辑运算乘法、加法和移位的运算功能，加入流水线处理，适用于初学硬件语言的同学们

应用背景一个时间签名方案依赖于哈希函数，因此，假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题，作为密钥对只能用于一个消息。这意味着，对于一次性签名方案的工作，发送者必须将验证密钥与邮件和签名一起传递。在接受，接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而，这种方法会导致计算，通信和存储间接费用。由于硬件加速，本文提出，第一次，一个处理器架构这提高了性能的一次性签名方案，而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作，即密钥生成、签名和验证都是在FPGA平台上实现，作为一个协处理器。原型的定时测量显示至少一个数量级相比，相同的软件解决方案的性能提升。关键技术这是第一次，一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术，这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级，许多参数，如温特尼茨参数，树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征，典型的加密处理器将进行优化处理。此外，由于布拉姆利用相对较低，内存密集型MCP的会实现，它允许建立更多更大的子树进一步提升处理器性能。

多通道连续声发射数据采集，每个通道最大5M，采用verilog编程，内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)

designing of 16 bit adder using 4 bit adder using verilog code

ainsi permettre la simplification du calcul ultérieur des courants et tensions dans une partie de celui-ci. La méthode de Norton abouti invariablement au circuit suivant soit une source de courant, une résistance parallèle (correspond à la Ri de la source) et une résistance de charge. La résistance de charge est une des