网站首页

vhdl编的dds函数发生器，完成sin(x)曲线的生成

于 2022-07-02 发布文件大小:88.65 kB

 0  154

下载积分: 2 下载次数: 2

我要下载

代码说明：

vhdl编的dds函数发生器，完成sin(x)曲线的生成-vhdl function generator dds compiled to complete the sin (x) curve is generated

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

这是个vhdl编写的16bit的加减法器
这是个vhdl编写的16bit的加减法器-This is vhdl prepared by the modified instruments used in the 16bit

2022-02-15 07:17:54下载

积分：1
三体模型
三体模型仿真计算样例，基于特定的java浏览器插件对象，以非常形象的方式展示了三体运动物体的规律，可以调节运动参数，实时查看运动变化情况。

2022-05-23 17:18:16下载

积分：1
verilog-lfsr-master
说明： Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.

2020-06-24 21:40:01下载

积分：1
VEROLOG的重要PPT资料,对初学者非常有益处
VEROLOG的重要PPT资料,对初学者非常有益处-PPT important VEROLOG information is very useful for beginners

2023-09-01 13:50:04下载

积分：1
20190718
说明： uart implementation and documentation, this describes the basic steps in building your own uart module on verilog and programming them on an fpga device

2020-06-21 21:40:01下载

积分：1
vga example for altera
altera的vga示例

2022-08-03 13:31:56下载

积分：1
gcounter1
数字钟vhdl实现，在线测试无误，具有闹钟，对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)

2013-10-19 22:06:16下载

积分：1
ser_to_parr
很有用的10bit串并转换verilog程序，需要的可以拿去参考下，在quartusII上已验证过(Useful 10bit string and convert verilog program, need to take a reference, has been verified in quartusII)

2012-05-21 16:21:22下载

积分：1
uart
Verilog UART is written in this file

2013-04-16 12:34:05下载

积分：1
文本液晶屏上显示计数器
这是一个项目，设计一个计数器和 vhdl 语言文本液晶屏上显示。为了文本液晶屏上显示我们都用 vhdl 语言设计了液晶显示控制器。

2022-03-15 04:31:20下载

积分：1

696516资源总数
106914会员总数
0今日下载

vhdl编的dds函数发生器，完成sin(x)曲线的生成

0 个回复

热门标签

热门下载