sobel 边缘检测

多通道连续声发射数据采集，每个通道最大5M，采用verilog编程，内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)

这是一个关于的RTL时钟门控技术LECG此源代码是在门控时钟的应用LECG技术

基于Verilog语言编写的LCD1602显示的日历程序，类似时钟功能值得参考。(LCD1602 shows calendar program based on Verilog language, similar clock function is worth reference.)

光标移动程序适合新人学习，对于新人提升自身能力比较好，让新人快点掌握写程序的基本思想.

802.11a Transmitter implementation Using Verilog

基于FPGA的JPEG解码，对开发图片解码的人有用。(FPGA-based JPEG decoding, the development of image decoding useful.)

说明：  用Verilog编写的简单的运算单元（ALU），可实现加、减、与、或、异或、非、左、右移等功能(Verilog prepared with simple arithmetic unit (ALU), can be add, subtract, and, or, exclusive-OR, non-, left, and other functions shifted to right)

I2C 作为一种非常通用的总线，其应用范围非常广泛，我们这里用FPGA 来做master 这种应用也非常少见，但是，我们这里要强调的是我们是通过它来学习一种接口的描述方法。 1.I2C_CTL.v 为顶层文件： 分别例化，I2C_WRITE  和 I2C_READ 两个模块。 其中因为 SDA 信号是双向信号，我们在子模块中没有定义inout 而是在顶层模块中才对此信号作三态处理。 2. 例程的功能是：产生 16 个数据（如上图起如数据是77，然后，78，79。。。。）一共16位数据一次性写入到EEPROM中。写完成后，延时100ms后启动读功能，读完16个数据后，通过串口以115200的波特率发出去。串口超级终端设置如下：baud：115200,；Hex显示，8bits数据位，1位停止位。

卫星信道模拟器能够模拟卫星信道的传播特性，用于设备的通信调试，节 约研发成本。目前，很多卫星信道模拟器在参数设置上存在问题：有的参数难 以调节；有的采用上位机进行参数设置，通过上位机设置参数需要连接电脑， 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器，FPGA 作为算法实现和控制单元，通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)

QUARTUSII 9.0 下的三级流水线中值滤波工程，vhdl源程序等。可用于fpga做图像预处理。(the three stage pipeline median filter project under QUARTUSII 9 , VHDL source program. which can be used by FPGA to do image preprocessing. )