FPGA控制步进电机的Verilog程序

APB主机和从机中的Verilog实现。主机和从机的状态机设计，AHB主要用于低带宽外设。

4选1数据选择器，有使能端控制，4个数据输入，2个地址端，1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)

加减可控制的十到十六进制计数器。完全准确，可以放心使用的(Add and subtract controllable ten to hexadecimal counter. Entirely accurate, can be at ease of use)

FPGA中常用的上升沿检测和下降沿检测代码以及检测是否有边沿，使用的verilog hdl语言，有几个写法，附带仿真时序，可以下载学习一下

基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)

多年项目经验测试文档测试文档，重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)

本程序是fpga控制flash的读写程序，包括了程序和仿真时的测试文件(fpga flash)

An FPGA Implementation of a HoG-based Object Detection Processor

HMC 830/833/704控制程序，完成控制时序，对PLL芯片寄存器进行初始化，采用VERILOG语言编写，已在硬件平台上测试通过。

VHDL编写加扰和解扰程序，程序连在一起仿真正确，并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem