-
verilog ADPLL file with testbench
verilog ADPLL file with testbench
- 2022-04-20 22:45:21下载
- 积分：1
-
本例为ADC0809接口电路VHDL程序原代码
本例为ADC0809接口电路VHDL程序原代码-The ADC0809 Interface Circuit Example for VHDL program source code
- 2022-05-19 18:28:38下载
- 积分：1
-
DDS
DDS的VHDL源代码，是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
- 2007-12-11 16:26:33下载
- 积分：1
-
eetop.cn_dds
基于verilog的DDS设计,内附代码,仿真环境等说明(the DDS design based on verilog)
- 2015-07-14 08:20:51下载
- 积分：1
-
fpga
verilg语言实现测频 及与stm32以fsmc通信方式进行通信(Verilg to achieve frequency measurement and communication with STM32 in FSMC communication mode)
- 2017-07-27 20:05:25下载
- 积分：1
-
VGA 测试程序，可显示彩色条纹，用vhdl语言编写，经过测试，运行稳定，带有注释！...
VGA 测试程序，可显示彩色条纹，用vhdl语言编写，经过测试，运行稳定，带有注释！-VGA test procedure can be displayed color stripes, using VHDL language, tested and stable operation with Notes!
- 2023-06-28 09:05:04下载
- 积分：1
-
riscmcu VHDL，包含仿真平台和文档进行显示
riscMCU的VHDL实现，内附有modelsim仿真testbench和文档说明-riscMCU VHDL, modelsim containing a simulation testbench and documentation shows
- 2022-05-29 16:45:22下载
- 积分：1
-
sobel_edge_detect
sobel边缘检测，用于图像处理。实现了该算法在FPGA上的实现代码。(Sobel edge detection for image processing.Implementation of the algorithm to achieve the FPGA code.)
- 2016-07-17 21:54:26下载
- 积分：1
-
bingchuan
说明： 简单的vhdl的四位并串转换程序，可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)
- 2011-04-02 12:16:35下载
- 积分：1
-
yy
说明： 使用XILINX公司提供的板子里面的FFT的IP核，很好用(XILINX board provided the use inside the FFT of the IP core, useful)
- 2010-09-19 01:54:07下载
- 积分：1
