网站首页

DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法

于 2022-06-26 发布文件大小:52.25 kB

 0  178

下载积分: 2 下载次数: 1

我要下载

代码说明：

DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法-DDS debugging experience, VERIOLG the HDL and VHDL languages DDS debugging method

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Can realize the time digital clock display, and on the hours, minutes, seconds t...
能实现数字钟中时间的显示，并可对小时，分钟，秒进行调整-Can realize the time digital clock display, and on the hours, minutes, seconds to adjust

2022-04-29 18:33:18下载

积分：1
lab4showTAs
4 seg display, button debouncer, and controller for parking meter

2010-11-10 16:17:42下载

积分：1
Building the CPU datapath
Building the CPU datapath

2022-07-24 12:10:47下载

积分：1
baud
说明：将外部的输入的6Mhz的信号分成为频率为153600hz的信号(The external input signal divided into 6Mhz 153600hz signal frequency)

2010-04-11 23:16:18下载

积分：1
用VHDL实现的DDS逻辑，大家可以参考下
用VHDL实现的DDS逻辑，大家可以参考下-DDS achieved using VHDL logic, we can refer to the following

2022-08-10 09:43:58下载

积分：1
game
反应速度测试小游戏，最小外设cpld游戏，带设计说明书(Reaction speed test games, the minimum peripheral cpld game, with design specifications)

2010-05-14 18:42:57下载

积分：1
3-8译码器地简单实现，采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment

2022-12-08 07:30:03下载

积分：1
Verilog计数器、编码器、加法器
说明： verilog编码器、计数器、加法器的程序(Verilog encoder, counter, adder procedures)

2019-01-26 21:50:01下载

积分：1
CPU_Verilog
此代码完成了流水线CPU的设计。其中有ALU，控制模块，UART等verilog代码。(This code completes the design of pipelined CPU)

2017-07-06 19:45:33下载

积分：1
Verilog--image-sample
基于Verilog的图像采集、处理和存储程序，初学者参考，高手绕道。(Verilog-based image acquisition, processing and storage procedures, beginners reference, master bypass.)

2021-04-16 11:48:54下载

积分：1

696516资源总数
106914会员总数
0今日下载

DDS调试心得,VERIOLG 各HDL和VHDL语言的DDS调试方法

0 个回复

热门标签

热门下载