多功能数字时钟 功能齐全 vhdl fp

说明：  fpga的hdmi驱动，只包括视频信号没使用音频线，总体跟DVI控制一样，可参考DVI说明手册进行观看(driver of HDMI using fpga)

使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过(Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by)

IT IS THE DP MEMORY MODULE. IT CONTROLS THE DP MEMORY

180nm数字教学库，内含各种标准数字单元(180nm digital lib for education, including standard cells)

多功能数字时钟 功能齐全 vhdl fp-Multi-functional digital clock vhdl fpaa

Use serial programming examples matlab GUI implementation, Independent component analysis for image processing, Realize image watermarking, de-noising, plus noise and other functions.

自适应均衡器

LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language

本程序用于实现OFDM信道估计的LS算法的硬件仿真，基于FPGA开发的VHDL编写，给出了各模块的仿真波形图，供大家交流参考。

设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器： 1)       主、支干道各设有3个方向的绿、黄、红指示灯（左转、直行和右转），每个行驶方向均配有时间显示数码管；2)       主干道处于常允许通行状态，而支干道有车来才允许通行（由外部信号通知）。3)       当主、支道均有车时，两者交替允许通行，主干道每次放行90s，支干道每次放行60s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s黄灯作为过渡，并进行减计时显示。