FPGA实现SHA256

利用ISE工具，完成对v6系列的FPGA上PCIE以及DMA数据测试仿真，可以通过编译产生仿真波形，也可以根据自己的开发板烧录到自己的板子上

说明：  基于FPGA的CAN总线控制器，VERILOGHDL源代码，Q2仿真实现。可用。(FPGA-based CAN Bus Controller, VERILOGHDL source code, Q2 Simulation. Available.)

直接序列扩频通信的Verilog仿真代码，在Quartus II中实现。(Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.)

SPI的Verilog实现(非常的全面和详细，还带有SPI算法的注解),此代码是SPI接口的Master和slaver 的Verilog源代码

说明：  pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)

说明：  一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP，实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)

你好，每一个 这是实现的 RC4 加密算法，开发基于从互联网采取的想法 它是非常易于使用： 的步骤： 1：首先，发出复位 (rst) 步: 2:将密码字节--加载到的 password_input 端口。密码的长度是 KEY_SIZE 一步： 3：执行密钥扩展的问题 768 时钟 一步： 4：该模块丢弃根据 RFC 4345 流的第一次弱字节 1536年时钟稍候。 一步： 5：现在，您应该开始接收通过输出总线，一个字节的伪随机流每个时钟。Output_ready 信号信号在输出 K.当存在一个有效的字节时 加密： 通过互联网通信需要对传输数据的每一位应该是很高安全加密虽然因此转移 RC4 来玩。这种算法瀑布流密码，可在其中一点一点地执行加密的类别下。

动态获取CPU使用率源码 可以加到压力测试里(Dynamic access to CPU use the source code )

资源描述通用输入/输出（GPIO） ；在 通用集成电路引脚； ；其行为包括无论是输入或输出引脚可由用户在运行时间 。GPIO引脚没有预定的目的，而去使用默认的。其思想是，有时一个系统集成商，建立一个完整的系统可能需要一把额外的数字控制线，并有这些可从一个芯片，避免了安排额外的电路，以提供他们。例如， ；realtekalc260芯片（音频编解码器）有8个GPIO引脚，从而去使用默认的。一些系统集成商（宏碁公司 ；笔记本电脑）使用第一个GPIO（GPIO0）在打开的alc260  ；放大器 ；用于笔记本电脑的内置扬声器和耳机插孔外 。

NCO 代码设计 使用VHDL语言 (nco)