登录
首页 » VHDL » 这是很全的标准库啊,不是1164.vhd,都是一些加,乘,除,平方等操作的包来的....

这是很全的标准库啊,不是1164.vhd,都是一些加,乘,除,平方等操作的包来的....

于 2022-06-21 发布 文件大小:80.35 kB
0 173
下载积分: 2 下载次数: 1

代码说明:

这是很全的标准库啊,不是1164.vhd,都是一些加,乘,除,平方等操作的包来的.-This is the standard for the whole ah, not 1164.vhd are some increases, multiplication, addition, operational square packages to come.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 8bit的ALU实现
    用vhdl语言编写的数字逻辑alu设计,实现包括逻辑运算乘法、加法和移位的运算功能,加入流水线处理,适用于初学硬件语言的同学们
    2022-07-07 03:59:31下载
    积分:1
  • 系统设计
    说明:  基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
    2020-06-21 02:00:01下载
    积分:1
  • sobel
    在FPGA中,采用verilog HDL语言实现图像处理算法sobel,仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
    2021-01-15 20:58:46下载
    积分:1
  • BCH3
    BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)
    2021-01-26 11:58:36下载
    积分:1
  • sdram
    数字ic设计,二级缓存,格雷码,深度256,(Digital IC design, two level cache, gray code, depth 256.)
    2018-10-31 10:40:37下载
    积分:1
  • 串并转换程序,由串行输出转换为4位的并行输出
    串并转换程序,由串行输出转换为4位的并行输出-String and the conversion process, from the serial output is converted to 4-bit parallel output
    2022-04-12 06:17:43下载
    积分:1
  • 利 用 来 vhdl 设 计 p cm的 实 现
    利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm
    2023-06-01 20:05:03下载
    积分:1
  • Verilog-detail
    不错的verilog学习语言资料,详细地对verilog语言中的重要语句应用进行分析。(A good the verilog learn language information, verilog language statement application.)
    2013-03-26 13:01:23下载
    积分:1
  • FPGA_CPLD-SHC
    FPGA_CPLD-SHC多款FPGA CPLD开发板的原理图,很好的线路设计参考(FPGA_CPLD-SHC Variety of FPGA CPLD development board schematics, a good reference circuit design)
    2013-03-04 23:36:01下载
    积分:1
  • 利用Verilog HDL对AD7705进行控制ADC采样,实验室师兄的
    利用Verilog HDL对AD7705进行控制ADC采样,实验室师兄的-Using Verilog HDL to the AD7705 control ADC sampling, laboratory师兄the
    2023-01-10 03:55:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载