登录
首页 » VHDL » 一个简单的曼彻斯特编码器,将串行数据转换为曼彻斯特编码数据。

一个简单的曼彻斯特编码器,将串行数据转换为曼彻斯特编码数据。

于 2022-06-20 发布 文件大小:3.58 kB
0 161
下载积分: 2 下载次数: 1

代码说明:

A simple Manchester Encoder to convert serial data to Manchester encoded data.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vending-machine
    用Verilog实现自动售货机功能,代码较初级。易懂,内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)
    2013-11-30 20:25:34下载
    积分:1
  • DE2 development company for the altera board SD_Card_Audio examples
    用于altera公司DE2开发板上SD_Card_Audio的实例-DE2 development company for the altera board SD_Card_Audio examples
    2022-12-25 12:55:03下载
    积分:1
  • 算术逻辑单元4位
    应用背景算术逻辑单元程序为4。执行右移,左移,multiplication.addition和分工,subtraction.no数学符号的使用。ALU具有多种输入和输出的网,这是共同的电气连接,用于传输数字信号之间的逻辑和外部电路。当一个ALU操作,外部电路将信号输入的ALU,响应的,ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加:一个和乙的总和,并出现在。加随身携带:一、乙方及随身携带,并将之以。减:从一个(或反之亦然)中减去,并且在不同的情况下出现开展。对于这个功能,进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下,输出可以被处理器忽略,这是唯一感兴趣的状态位(特别是零和消极的),结果从操作。减去与借用:从一个(或反之亦然)与借用(进行)和差异出现在和进行(借用)。两者的补充(否定):一个(或一个)是从零开始,并且在Y的差异出现。增量:一个(或乙)增加了一个和由此产生的值出现在Y。递减:一个(或乙)是由一个和由此产生的值出现在Y。通过:所有的一个(或乙)位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。
    2022-04-11 15:55:04下载
    积分:1
  • FPGA SDRAM with the operation of the specific see internal note
    用FPGA实现SDRAM的操作,具体操作见内部说明文件-FPGA SDRAM with the operation of the specific see internal note
    2022-01-22 01:54:54下载
    积分:1
  • 四位数字乘法器,在quartus8.0下仿真时序图
    四位数字乘法器,在quartus8.0下仿真时序图 -mult4
    2023-09-04 20:20:03下载
    积分:1
  • dct idct 编码
    输入的8X8图像数据块包括在范围从0到255的整数。在DCT计算的平均值减去128从输入数据中最小的输入数据块的冗余。核心可以计算输入数据的范围128到127以及–。然后,平均值128不减。在DCT的计算,数据可以减少到重要的信息集中到少数的DCT结果,留下剩余的系数等于零。这意味着图像的能量集中 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-03-15 14:09:44下载
    积分:1
  • 步进电机
    此代码是用于旋转一个步进电机所需的方向。
    2022-10-22 10:05:04下载
    积分:1
  • CPLD下载线制作,内含电路图等,希望对大家有帮助
    CPLD下载线制作,内含电路图等,希望对大家有帮助-CPLD download line production, including circuit diagrams, etc., in the hope that we have to help
    2022-02-02 09:14:42下载
    积分:1
  • MID_FILTER
    中值滤波算法的verilog实现,可用于相关算法在基于FPGA的嵌入式图像处理系统中。(Median filtering algorithm verilog realization available FPGA-based embedded image processing system.)
    2015-03-16 19:36:18下载
    积分:1
  • hard work for Dictyophora development. . We hope that the right useful.
    辛辛苦苦的作品应用于DE2 的 开发。。希望对大家有用。-hard work for Dictyophora development. . We hope that the right useful.
    2022-05-25 11:15:19下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载