登录
首页 » VHDL » 关于FPGA的书籍,介绍了大量的Verilog实例,对初学者很有帮助

关于FPGA的书籍,介绍了大量的Verilog实例,对初学者很有帮助

于 2022-11-11 发布 文件大小:110.96 kB
0 177
下载积分: 2 下载次数: 1

代码说明:

关于FPGA的书籍,介绍了大量的Verilog实例,对初学者很有帮助-Books on the FPGA, introduced a large number of Verilog examples very helpful for beginners

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 使用MATLAB完成CDMA系统的相关接收机,其中哈达码矩阵为128阶,仿真比特信噪比为...
    使用MATLAB完成CDMA系统的相关接收机,其中哈达码矩阵为128阶,仿真比特信噪比为-10DB-CDMA system using MATLAB to complete the relevant receivers, which Hadamard matrix of 128 bands, simulation-10DB-bit signal to noise ratio for
    2022-06-27 04:04:51下载
    积分:1
  • BISS-B---Stimulate_OK
    BISS-B 源代码。包含传感器模式和寄存器模式(BISS-B source code. Includes sensor mode and register mode)
    2021-03-15 19:29:22下载
    积分:1
  • m_xulie
    在quaritusII的开发环境下,verilog语言编写的m序列发生器代码,这种算法简短而有效,非常实用。(In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.)
    2013-09-26 11:30:47下载
    积分:1
  • ANALYSIS-OF-FULL-ADDER
    DESCRIPTION OF FULL ADDER
    2013-11-12 13:32:19下载
    积分:1
  • 8_BUS
    BUS documentation and map reffereces
    2020-06-25 19:40:02下载
    积分:1
  • miaob
    电子秒表,FPGA实现,本科某课程设计,程序注释非常详细,(FPGA TIME-COUNTING)
    2010-05-10 11:25:55下载
    积分:1
  • gmsk
    产生高斯最小相移键控信号的阐述仿真,包括调制解调、信道模型等。(Simulation program to realize GMSK transmission system)
    2020-11-14 19:49:42下载
    积分:1
  • Quartus II TimeQuest时序分析器说明书
    说明:  Quartus II TimeQuest 时序分析器说明书;这本手册包含一组设计场景、约束指南以及相关建议。您应该熟悉 TimeQuest Timing Analyzer 和 Synopsys Design Constraint(SDC) 的基础知识,以便正确地使用这些指南。(Quartus II timequest timing analyzer manual; this manual contains a set of design scenarios, constraint guidelines, and related recommendations. You should be familiar with the basics of timequest timing analyzer and Synopsys design constraint (SDC) to use these guidelines correctly.)
    2020-08-07 17:48:31下载
    积分:1
  • Desktop
    计算燃料电池膜的传质分析,包括各层之间的氧气、二氧化碳以及水的传质。(Calculating cell mass transfer)
    2018-10-23 09:47:13下载
    积分:1
  • contract
    it is a filter contract VHDL .(it is a filter contract VHDL.)
    2007-04-12 22:27:23下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载