网站首页

登录

高速度 URDHAVA 乘数

于 2022-06-19 发布文件大小:2.06 MB

 0  186

下载积分: 2 下载次数: 1

我要下载

代码说明：

高速度的处理器大大取决乘数就是其中一个关键硬件块在大多数数字信号处理系统以及一般处理器中。这一项目提出了高速度 8 x 8 位吠陀乘法器结构相当不同于传统的乘法像添加和转移方法。所提出的最重要方面是方法的，发达国家的乘数体系结构方法的基于古代印度吠陀数学的垂直和横向结构。它在一个步骤中生成的所有部分产品和它们的总和。这也给机会为模块化设计可以用于小块设计更大。所以设计复杂性获取输入的较大号的位数减少和模块化获取增加。拟议的吠陀乘数编码中 VHDL （非常高速度集成电路硬件描述语言），合成和模拟使用 EDA (电子设计自动化) 工具-XilinxISE12.1i

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DDS
说明：使用Verilog，以Quartus II 为平台，编写了一个DDS信号发生器程序。(Using Verilog and Quartus II as the platform, realizing the DDS signal generator program .)

2020-11-26 17:12:26下载

积分：1
Desktop4
combinational circuits code in vhdl

2018-08-13 17:33:14下载

积分：1
clk_div3
在fpga中对于pll无法完成的分频，可采用计数方式，本例用状态机实现对时钟的奇数分频。(Pll in fpga can not be completed in the sub-frequency counting method can be used, in this case with the state machine to achieve an odd number on the clock frequency.)

2010-07-28 20:03:41下载

积分：1
LM
用于生成adams或recurdyn所需的路面不平度，用于悬架或其他的仿真(Adams or recurdyn used to generate the required road roughness for suspension or other simulation)

2013-10-15 17:38:48下载

积分：1
CORDIC16
16次迭代的CORDIC算法，精度很高，可应用于计算反正切值(16 iterations of the CORDIC algorithm, high accuracy, can be applied to calculate arctangent)

2010-06-01 15:23:27下载

积分：1
数字时中（VHDL）
数字时中（VHDL）-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

2022-03-14 04:30:43下载

积分：1
sobel-with-verilog-language
用verilog实现sobel边缘检测算法(sobel edge detection with verilog language)

2020-07-12 19:38:53下载

积分：1
Digital_filterin_code
MATLAB辅助设计数字滤波器源代码，QUATUS II 实现！(MATLAB-aided design of digital filter source code, QUATUS II implementation!)

2009-03-31 13:19:42下载

积分：1
TimingController
能够实现 LCD时序驱动,通常cpu送出的信号为data bus信号，液晶屏幕并不能正常显示，需要lcd driver(LCD timing controller, usually cpu send out the data bus signal, so the lcd driver can t display normally, need the driver)

2011-02-15 21:05:08下载

积分：1
ds312_Spartan-3E-FPGA
FPGA资料与所用元器件的数据参考手册与应用指南(ds312_Spartan-3E FPGA Family )

2012-09-18 21:43:54下载

积分：1

696516资源总数
106914会员总数
0今日下载