-
杉木过滤器
应用背景与转置结构的FIR滤波器的设计基于延迟元件作为D触发器单元。加法器乘法器和延迟元件设计中扮演着重要的角色。它完全建成4抽头的FIR滤波器的设计与常规设计。在 ;信号处理,一个 ;有限脉冲响应(FIR) ;过滤器是一种过滤器 ; ;脉冲响应的 ; ;(或响应任何有限长度的输入)是有限 ; ;时间,因为它解决了在有限的时间内为零。这是在对比 ;无限脉冲响应(IIR)滤波器 ;,其中可能有内部反馈和可能继续无限期地回应(通常衰减)。关键技术它将实现在Xilinx ISE Design Suite 14版合成。 ;
- 2022-02-20 21:36:19下载
- 积分:1
-
去抖动状态机,外部按键转换状态,同时可去抖动
去抖动状态机,外部按键转换状态,同时可去抖动-To shake state machine, the external key conversion state, while to the jitter
- 2022-02-07 09:04:28下载
- 积分:1
-
This is a use of Xilinx macroblaze the user program will read from flash memory...
这是一个利用xilinx的macroblaze将用户程序由flash读取至ddr内存的例程,关键是bootloader的写法。-This is a use of Xilinx macroblaze the user program will read from flash memory to ddr routine, the key is the wording of bootloader.
- 2022-03-22 13:26:24下载
- 积分:1
-
Tutorijal 6
Ovo sto saljem je tutorijal 7 sa vhdlom
- 2018-12-22 06:47:31下载
- 积分:1
-
detailed spec for Xilinx V5 FPGA, reference for programming of FPGA, system desi...
detailed spec for Xilinx V5 FPGA, reference for programming of FPGA, system designer or ASIC designer.
- 2022-04-24 22:44:35下载
- 积分:1
-
f500
verilog coding for butterworth filter with cut off
frequency with 500hz
- 2014-02-19 15:37:09下载
- 积分:1
-
mul_ser12
本源码是用Verilog编写的12位移位相加乘法器的设计源码,开发软件为MAX+PLUS,已经测试通过。(The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.)
- 2011-05-31 14:19:30下载
- 积分:1
-
PCI_DG
说明: 这是XILINS关于PCI设计的书籍,欢迎大家下载,逻辑设计(This is XILINS PCI design on the books, are welcome to download)
- 2010-04-15 13:19:41下载
- 积分:1
-
ps2_interface
封装PS2接口驱动,用verilog编写!适用于键盘,鼠标等PS2接口的器件。(failed to translate)
- 2013-05-05 10:48:42下载
- 积分:1
-
clz
说明: 对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)
- 2021-03-31 21:29:08下载
- 积分:1