网站首页

Modelsim concise user manual is very suitable for novice to use

于 2022-06-17 发布文件大小:231.91 kB

 0  216

下载积分: 2 下载次数: 1

我要下载

代码说明：

Modelsim简明使用手册，十分适合新手使用-Modelsim concise user manual is very suitable for novice to use

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL 0~
程序用VHDL实现：利用一秒定时测量频率并且显示，范围0~-VHDL 0~

2022-05-15 03:55:50下载

积分：1
verilog 比较基础的教程呵呵新手学习学习啊大家有资料工乡
verilog 比较基础的教程呵呵新手学习学习啊大家有资料工乡-basis of comparison of the tutorial Verilog Ha ha ah novice learn Rural U.S. Data Works

2023-08-29 03:10:03下载

积分：1
VHDL_i2cs_rx_CPLD
CPLD imlementation of I2C BUS Controller. The description has been made by VHDL

2012-08-20 14:30:18下载

积分：1
基于Verilog的PCI总线接口的设计及应用
基于Verilog的PCI总线接口的设计及应用-Verilog-based PCI-bus interface design and application.

2023-01-05 03:35:06下载

积分：1
一种使用modelsim6简单的编码程序
A program for a simple encoder using ModelSim6

2022-02-04 18:51:34下载

积分：1
gtx_aurora_zc706_clock_module
对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)

2018-01-23 09:03:31下载

积分：1
VHDL_count 从 0 到 9 4 7 段 LED 显示 4 脉冲使（đếm 慈 0 đến 9 hiển 施耐 4 带领 7 đoạn với 4 xung 启用）
VHDL_count 从 0 到 9 4 7 段 LED 显示 4 脉冲使（đếm 慈 0 đến 9 hiển 施耐 4 带领 7 đoạn với 4 xung 启用）

2022-05-29 10:17:32下载

积分：1
扰码器Verilog
实现扰码的功能，主要为64位在pcs子层传输的扰码器设计(To achieve the functions of scrambling code)

2020-10-17 17:27:27下载

积分：1
VHDL产生时钟50分频程序，供初学者参考
VHDL产生时钟50分频程序，供初学者参考-VHDL generated clock frequency of 50 procedures, the reference for beginners

2022-03-06 08:34:20下载

积分：1
8位相加乘法器，具有高速，占用资源较少的优点
8位相加乘法器，具有高速，占用资源较少的优点-eight multiplier phase together with high-speed, taking up less resources advantages

2023-05-06 21:10:02下载

积分：1

696516资源总数
106914会员总数
0今日下载

Modelsim concise user manual is very suitable for novice to use

0 个回复

热门标签

热门下载