登录
首页 » VHDL » ALTERA关于CCD的一些verilog程序,都通过运行无误的。

ALTERA关于CCD的一些verilog程序,都通过运行无误的。

于 2022-06-17 发布 文件大小:13.98 kB
0 160
下载积分: 2 下载次数: 1

代码说明:

ALTERA关于CCD的一些verilog程序,都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dianzhen
    fpga实验板上16*16点阵显示汉字的程序-翻译结果fpga实验板上16*16点阵显示汉字的程序(Experimental fpga board 16* 16 dot matrix display Chinese program- translation results fpga experimental board 16* 16 dot matrix display Chinese characters in the program)
    2013-12-24 16:28:00下载
    积分:1
  • 微功率无线模块、小功率无线数传模块、远距离无线通信模块、数传电台、远距离无线通信基站以及无线通信收发器等系列产品,产品主要有无线数传模块、无线通信模块、无线通讯...
    微功率无线模块、小功率无线数传模块、远距离无线通信模块、数传电台、远距离无线通信基站以及无线通信收发器等系列产品,产品主要有无线数传模块、无线通信模块、无线通讯模块、无线收发模块、无线模块、无线射频模块等等。-micropower wireless modules, low-power wireless module, remote wireless communications modules, data-transmission stations, long-distance wireless communications base stations and wireless communications transceiver series products, the main products are wireless module, wireless communications modules, wireless communications modules, wireless transceiver module, wireless modules, RF modules and so on.
    2022-06-12 10:06:56下载
    积分:1
  • LM75A
    FPGA读取LM75A温度数据,并在段码LED上实时显示。(The temperature data of LM75A are read by FPGA and displayed on segment code LED in real time)
    2021-03-29 11:19:10下载
    积分:1
  • VGA字符显示VHDL程序 可以直接用于工程的设计与开发
    VGA字符显示VHDL程序 可以直接用于工程的设计与开发-VGA display characters can be directly used for VHDL design and development
    2022-01-24 18:21:47下载
    积分:1
  • verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用....
    verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
    2022-08-24 07:12:53下载
    积分:1
  • 四位乘法器的VHDL源程序
    四位乘法器的VHDL源程序-four Multiplier VHDL source
    2022-03-28 16:11:53下载
    积分:1
  • lagrange
    对原信号进行拉格朗日插值运算,实现信号重采样(The original signal Lagrange interpolation operation, to achieve signal resampling)
    2013-11-02 14:55:10下载
    积分:1
  • 采用VHDL编写的一个简单的UART
    采用VHDL编写的一个简单的UART-using VHDL prepared a simple UART
    2022-03-05 06:29:41下载
    积分:1
  • verilog111.rar
    verilog 的东西好好用的呢,那是verilog 学习者的必备东西哦(verilog things properly used it, it is an essential learners verilog things oh)
    2007-05-20 10:23:46下载
    积分:1
  • dds(1)
    基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
    2017-07-11 16:36:38下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载