登录
首页 » Verilog » fir 滤波,分块缩放

fir 滤波,分块缩放

于 2022-06-16 发布 文件大小:12.23 kB
0 148
下载积分: 2 下载次数: 1

代码说明:

图像处理,支持14阶的fir滤波,x方向分块缩小

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • rs232
    异步串行传输的verilog hdl 功能文件以及测试文件(The verilog hdl source and the testbench of asynchronous serial transmission )
    2009-12-27 16:02:38下载
    积分:1
  • 基于Verilog的自动售卖机
    基于Verilog的自动售卖机设计,利用数码管显示商品价格和找零,用LED灯的量灭表示选定的商品,用按键(按键设置了消抖模块)控制确认购买和选择和找零,购买并找零后重新跳回IDLE重新选择商品。
    2022-09-01 01:55:03下载
    积分:1
  • alpha011410
    Firmware setopbox Ali3329B
    2016-04-03 19:16:28下载
    积分:1
  • 同步FIFO verilog
    2022-03-04 11:13:18下载
    积分:1
  • Center
    使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。(a vhdl-program use Xilinx3S400)
    2009-04-12 22:09:45下载
    积分:1
  • endat_c
    说明:  用于读取海德汉绝对位置编码器的位置数据。ENDAT2.1接口(Read the data from ENDAT2.1)
    2021-04-21 18:58:49下载
    积分:1
  • quartus-mult
    mult,在quartusII中,以模块输入形式,仿真乘法器mult,得到时序图和功能图(a simulation example of mult)
    2012-10-17 14:22:11下载
    积分:1
  • FPGA 64位除法器 verilog
    用verilog语言实现的除法器,实现方式为移位减
    2023-09-02 08:35:03下载
    积分:1
  • 11-07-11
    AD9910实现脉冲内线性调频信号,仅供参考(AD9910 to achieve linear FM pulse signal, for reference only)
    2013-09-16 10:52:00下载
    积分:1
  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载